期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA的可重构视频编码器设计
被引量：
1
1
作者
杜娟
丁丹丹
虞露
《浙江大学学报（工学版）》
EI
CAS
CSCD
北大核心
2012年第5期905-911,共7页
针对现场可编程门阵列(FPGA)平台,提出可重构视频编码(RVC)的硬件实现方案.为提高系统吞吐量和功能单元(FU)的可重用及可扩性,提出分层的、多颗粒度并存的、可重用的功能单元设计方法;为重构的简单性及降低实现复杂度,提出在功能单元之...
针对现场可编程门阵列(FPGA)平台,提出可重构视频编码(RVC)的硬件实现方案.为提高系统吞吐量和功能单元(FU)的可重用及可扩性,提出分层的、多颗粒度并存的、可重用的功能单元设计方法;为重构的简单性及降低实现复杂度,提出在功能单元之间采用不同的存储结构作为数据连接方式.最终实现支持H.264/AVC和AVS的全I帧可重构视频编码器.结果表明,该编码器在Xilinx Virtex-5 330上能够分别实现H.264/AVC标准下25帧及AVS标准下37帧1 920×1 080视频的实时编码,比2个标准单独的设计实现代价降低了33%.
展开更多
关键词
AVS
FPGA
H.264/AVC
可重构编码器
功能单元
在线阅读
下载PDF
职称材料
题名
基于FPGA的可重构视频编码器设计
被引量：
1
1
作者
杜娟
丁丹丹
虞露
机构
浙江大学信息与通信工程研究所、浙江省综合信息网技术重点实验室
出处
《浙江大学学报（工学版）》
EI
CAS
CSCD
北大核心
2012年第5期905-911,共7页
基金
国家自然科学基金资助项目(61076021)
新世纪优秀人才计划资助项目(NCET-07-0757)
文摘
针对现场可编程门阵列(FPGA)平台,提出可重构视频编码(RVC)的硬件实现方案.为提高系统吞吐量和功能单元(FU)的可重用及可扩性,提出分层的、多颗粒度并存的、可重用的功能单元设计方法;为重构的简单性及降低实现复杂度,提出在功能单元之间采用不同的存储结构作为数据连接方式.最终实现支持H.264/AVC和AVS的全I帧可重构视频编码器.结果表明,该编码器在Xilinx Virtex-5 330上能够分别实现H.264/AVC标准下25帧及AVS标准下37帧1 920×1 080视频的实时编码,比2个标准单独的设计实现代价降低了33%.
关键词
AVS
FPGA
H.264/AVC
可重构编码器
功能单元
Keywords
AVS, field programmable gate array （FPGA）, H. 264/AVC, reconfigurable encoder, functionunit （FU）
分类号
TN919.8 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA的可重构视频编码器设计
杜娟
丁丹丹
虞露
《浙江大学学报（工学版）》
EI
CAS
CSCD
北大核心
2012
1
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
