-
题名基于FPGA的多加解密算法可重构的设计
被引量：5
- 1
-
-
作者
陈翔宇
王翥
姚艳
佟晓筠
罗清华
-
机构
哈尔滨工业大学(威海)信息与电气工程学院
哈尔滨工业大学(威海)计算机科学与技术学院
-
出处
《计算机工程与设计》
北大核心
2019年第3期649-653,661,共6页
-
基金
山东省自然科学基金项目(ZR2014FM026
2015FM027)
+2 种基金
国家自然科学基金项目(61671174)
航天支撑技术基金项目(2017-HT-HG-16)
国家信息保障技术重点实验室开放基金项目(KJ-17-004)
-
文摘
基于FPGA实现加解密系统时,采用多种算法处理数据可以适应不同的应用环境与功能需求,但在同一片上实现多种算法会导致逻辑资源消耗增加、资源利用率低、系统灵活性差。针对以上问题,以动态可重构技术为核心,基于ZYNQ-7000系列FPGA设计动态可重构控制平台,通过片上Cortex-A9ARM处理器控制重配置处理模块,将存储于SD卡中的多种算法逻辑按功能需求配置到片上划定的逻辑分区中,更新逻辑电路并完成算法重构。实验结果表明,该设计能在片上其它功能正常工作的同时,以15 759.51Bytes/ms的配置速度完成算法切换,在保证系统稳定的前提下,降低了片上的逻辑资源消耗,提高了资源利用率与系统灵活性。
-
关键词
动态可重构
加解密算法
现场可编程逻辑门阵列
可重构控制平台
资源优化
-
Keywords
dynamic reconfigurable
encryption and decryption algorithm
field programmable gate array
reconfigurable control platform
resource optimization
-
分类号
TP309.7
[自动化与计算机技术—计算机系统结构]
-
