-
题名基于VHDL的可综合设计的研究
- 1
-
-
作者
黄良俊
王汝传
王华
-
机构
南京邮电学院计算机科学与技术系
-
出处
《南京邮电学院学报（自然科学版）》
2003年第2期64-67,共4页
-
基金
南京邮电学院教务处"多功能EDA实验系统研究与实现"科研资助项目
-
文摘
对采用VHDL进行可综合设计进行了研究和分析,并从描述方式、VHDL的语句和结构、算法的改进和优化等3个方面提出了优化方案,通过设计实例进一步分析了设计的综合和实现效果。
-
关键词
VHDL
可综合设计
超高速集成电路硬件描述语言
可编程逻辑器件
电子设计自动化
-
Keywords
Synthesizable design
Programable logic device
Hardware description language
Electronic design automatic
Design optimization
-
分类号
TN79
[电子电信—电路与系统]
-
-
题名微处理器设计中的时序验证及优化
被引量：2
- 2
-
-
作者
朱宇耀
苏凯雄
陈建
-
机构
福州大学物理与信息工程学院
-
出处
《现代电子技术》
2012年第8期147-149,153,共4页
-
基金
福建省科技重大专题专项目(2009HZ0003-12010HZ0004-1)
福建省科技厅重大专项(2011H6015)
-
文摘
为了解决微处理器设计中时序验证和性能优化问题,采取可综合代码设计到静态时序分析过程中针对关键路径进行处理的策略,完成了系统性能优化的完整流程。理论分析和实践结果证明,根据RTL级的静态时序分析结果进行系统关键路径的优化,可显著提高微处理器的总体性能,减少设计的迭代次数,缩短了设计的周期。
-
关键词
微处理器
关键路径
可综合代码设计
静态时序分析
-
Keywords
microprocessor
critical path
synthesizable code design
static time sequence analysis
-
分类号
TN918
[电子电信—通信与信息系统]
-
-
题名基于有向图深度优先遍历的组合反馈环路检测算法
被引量：7
- 3
-
-
作者
倪韬雍
金乃咏
-
机构
华东师范大学软件学院
-
出处
《计算机应用与软件》
CSCD
北大核心
2008年第6期76-77,80,共3页
-
基金
上海市科委登山行动计划项目(067062017)
-
文摘
分析了造成数字逻辑设计在仿真过程中出现死循环的一个原因,提出了一种在仿真前发现设计中可能造成仿真时死循环的方法。方法主要分为三个步骤:1)分析数字逻辑设计中形成组合逻辑关系可能的文法形式。2)利用Juliano[1]三元组范式化方法对过程赋值语句进行范式化,从而判别哪些过程赋值是会生成组合逻辑电路。3)用有向图深度优先遍历方法发现组合反馈回路,以检测数字逻辑设计中组合回路的陷阱。并分析了算法复杂性。
-
关键词
组合逻辑反馈
仿真
可综合设计
有向图
深度优先遍历
-
Keywords
Combinational-loop Simulation Synthesizable design Directed graph Depth-first traversal
-
分类号
TP311.12
[自动化与计算机技术—计算机软件与理论]
O157.5
[理学—基础数学]
-
