期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
可演化组合逻辑数字电路的静电放电抗扰特性 被引量:5
1
作者 满梦华 刘尚合 +2 位作者 常小龙 巨政权 褚杰 《高电压技术》 EI CAS CSCD 北大核心 2012年第9期2322-2328,共7页
为研究可演化组合逻辑电路对静电放电的抗扰特性,提出了一种基于Cartesian模型和虚拟重配置技术的可演化组合电路系统模型,按照静电放电抗扰度测试标准IEC 61000-4-2分析了电路逻辑功能的受扰规律,归纳为单极性逻辑翻转和瞬态逻辑击穿2... 为研究可演化组合逻辑电路对静电放电的抗扰特性,提出了一种基于Cartesian模型和虚拟重配置技术的可演化组合电路系统模型,按照静电放电抗扰度测试标准IEC 61000-4-2分析了电路逻辑功能的受扰规律,归纳为单极性逻辑翻转和瞬态逻辑击穿2种故障模型。利用故障注入的方法模拟静电放电干扰环境,在故障节点比例逐渐增加的条件下进行了功能电路的演化设计试验。结果表明:当静电干扰事件较少时,演化电路可以快速稳定的演化生成功能完备的数字电路;当静电干扰事件频发且造成大量逻辑单元受扰时,其仍能演化生成适应度达0.9的功能电路。因此,可演化组合逻辑电路在逐渐恶劣的静电放电干扰环境下表现出高可靠的抗扰特性。 展开更多
关键词 电磁防护 电磁防护仿生 静电放电 可演化数字电路 组合逻辑电路 抗扰度测试
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部