期刊文献+
共找到273篇文章
< 1 2 14 >
每页显示 20 50 100
MVSim:面向VLIW多核向量处理器的快速、可扩展和精确的体系结构模拟器
1
作者 刘仲 李程 +3 位作者 田希 刘胜 邓让钰 钱程东 《计算机工程与科学》 CSCD 北大核心 2024年第2期191-199,共9页
设计了一个面向VLIW多核向量处理器的快速、可扩展、精确的体系结构模拟器MVSim。设计了可扩展的VLIW多核向量处理器模型、多级存储体系结构模型和多核性能模型;实现了指令集架构的节拍精准模拟,Cache、DMA和多核同步部件的高效功能模拟... 设计了一个面向VLIW多核向量处理器的快速、可扩展、精确的体系结构模拟器MVSim。设计了可扩展的VLIW多核向量处理器模型、多级存储体系结构模型和多核性能模型;实现了指令集架构的节拍精准模拟,Cache、DMA和多核同步部件的高效功能模拟,采用多线程技术实现了多核处理器的高效和可扩展模拟。实验结果表明,MVSim能够准确模拟多核处理器的目标程序执行,模拟结果完全正确,具有良好的可扩展性。MVSim的平均模拟速度分别是RTL模拟和CCS的227倍和5倍,平均性能误差约为2.9%。 展开更多
关键词 体系结构模拟器 VLIW 多核向量处理器模型 性能模型 节拍精准模拟器
在线阅读 下载PDF
先进微处理器体系结构及其发展趋势 被引量:8
2
作者 刘必慰 陈书明 汪东 《计算机应用研究》 CSCD 北大核心 2007年第3期16-20,26,共6页
为了进一步提高微处理器性能,提出了多种新颖的体系结构,如多核、流处理、PIM、可重构、多态等。这些新的体系结构从不同角度对微处理器发展中的问题提出了解决方法。概述了这些体系结构的特点,并对未来体系结构的发展趋势进行了预测。
关键词 体系结构 处理器 多态计算体系结构
在线阅读 下载PDF
ARM微处理器体系结构及其嵌入式SOC 被引量:23
3
作者 蒋亚群 张春元 《计算机工程》 CAS CSCD 北大核心 2002年第11期4-6,共3页
嵌入式微处理器是体系结构研究领域的一个热点。文章从微处理器设计者的角度出发,对在嵌入式系统当中应用广泛的32位ARM微处理器系列的体系结构作了研究和探讨,简要介绍了3种当前市场上流行的、典型的基于ARM的SOC芯片。
关键词 ARM 处理器 体系结构 嵌入式微处理器 SOC
在线阅读 下载PDF
异构多核处理器体系结构设计研究 被引量:24
4
作者 陈芳园 张冬松 王志英 《计算机工程与科学》 CSCD 北大核心 2011年第12期27-36,共10页
多核技术成为当今处理器发展的重要方向,异构多核处理器由于可将不同类型的计算任务分配到不同类型的处理器核上并行处理,从而为不同需求的应用提供更加灵活、高效的处理机制而成为当今研究的热点。本文从体系结构的角度探讨了异构多核... 多核技术成为当今处理器发展的重要方向,异构多核处理器由于可将不同类型的计算任务分配到不同类型的处理器核上并行处理,从而为不同需求的应用提供更加灵活、高效的处理机制而成为当今研究的热点。本文从体系结构的角度探讨了异构多核处理器设计中的关键点,从内核结构、互连方式、存储系统、操作系统支持、测试与验证、动态电压调节等方面分析了异构多核处理器对体系结构设计带来的挑战。最后本文针对高性能应用和嵌入式实时应用分析了异构多核在这两种应用中的设计关键点,指出了高性能异构多核在性能提升、内核数量以及嵌入式异构多核在实时性、低能耗需求等方面的设计难点和研究方向。 展开更多
关键词 多核处理器 异构多核处理器 体系结构 嵌入式实时系统
在线阅读 下载PDF
一种流处理器体系结构MASA及其在流体力学计算中的评测 被引量:3
5
作者 伍楠 文梅 +4 位作者 何义 荀长庆 任巨 柴俊 张春元 《计算机学报》 EI CSCD 北大核心 2008年第1期133-141,共9页
提出了面向科学计算的64位流体系结构——MASA,它具有强局域性、并行性、解耦合访存操作和计算操作等特征,特别适合于计算密集型的并行应用.作者使用时钟精确的模拟器评测了流体力学中的典型应用在MASA上的运行性能,结果表明MASA在500MH... 提出了面向科学计算的64位流体系结构——MASA,它具有强局域性、并行性、解耦合访存操作和计算操作等特征,特别适合于计算密集型的并行应用.作者使用时钟精确的模拟器评测了流体力学中的典型应用在MASA上的运行性能,结果表明MASA在500MHz的情况下能够获得比1.6GHz的Iantium2近4倍的加速,证实了流体系结构在高性能计算领域的极大潜力. 展开更多
关键词 处理器 体系结构 科学计算 Ygx2 MASA
在线阅读 下载PDF
网络处理器体系结构的比较与分析 被引量:4
6
作者 王圣 苏金树 邓宇 《计算机工程》 CAS CSCD 北大核心 2003年第17期53-54,57,共3页
网络处理器作为路由器设计的关键部分,不仅具有ASIC的功能,同时有着通用CPU的编程能力,在速度与可编程方面均有着优良的性能。该文主要阐述IBM NP4GS3与Intel IXP 1200两款网络处理器的体系结构,并对网络处理器的总线设计、微引擎... 网络处理器作为路由器设计的关键部分,不仅具有ASIC的功能,同时有着通用CPU的编程能力,在速度与可编程方面均有着优良的性能。该文主要阐述IBM NP4GS3与Intel IXP 1200两款网络处理器的体系结构,并对网络处理器的总线设计、微引擎机制、存储器设计等关键部分加以比较分析,为设计网络处理器提供参考。 展开更多
关键词 网络处理器 体系结构 总线 微引擎 存储器
在线阅读 下载PDF
面向椭圆曲线密码的处理器并行体系结构研究与设计 被引量:4
7
作者 杨晓辉 戴紫彬 +1 位作者 李淼 张永福 《通信学报》 EI CSCD 北大核心 2011年第5期70-77,共8页
在研究椭圆曲线密码算法的处理特征以及有限域层上的并行调度算法基础上,采用指令级并行和数据级并行方法,提出了面向椭圆曲线密码的并行处理器体系结构模型,并就模型的存储结构进行了分析。基于该模型实现了一款验证原型,在FPGA上成功... 在研究椭圆曲线密码算法的处理特征以及有限域层上的并行调度算法基础上,采用指令级并行和数据级并行方法,提出了面向椭圆曲线密码的并行处理器体系结构模型,并就模型的存储结构进行了分析。基于该模型实现了一款验证原型,在FPGA上成功进行了验证测试并在0.18μm CMOS工艺标准单元库下进行逻辑综合以及布局布线。实验证明提出的并行处理器体系结构既能保证椭圆曲线密码算法应用的灵活性,又能够达到较高的性能。 展开更多
关键词 椭圆曲线密码 专用指令处理器 并行体系结构 验证原型
在线阅读 下载PDF
TTA-EC:一种基于传输触发体系结构的ECC整体算法处理器 被引量:4
8
作者 赵学秘 王志英 +2 位作者 岳虹 陆洪毅 戴葵 《计算机学报》 EI CSCD 北大核心 2007年第2期225-233,共9页
以传输触发体系结构(TTA)为基础,为支持大数运算扩展寄存器堆,增加模乘单元以加速模乘操作,提出一种ECC整体算法处理器TTA-EC.该处理器具有如下特点:(1)利用TTA工具链,可快速开发出基于TTA-EC的完整ECC公钥系统;(2)模乘单元将以基数为... 以传输触发体系结构(TTA)为基础,为支持大数运算扩展寄存器堆,增加模乘单元以加速模乘操作,提出一种ECC整体算法处理器TTA-EC.该处理器具有如下特点:(1)利用TTA工具链,可快速开发出基于TTA-EC的完整ECC公钥系统;(2)模乘单元将以基数为处理字长的高基数Montgomery算法与行共享流水结构相结合,具有良好的可扩展性;(3)流水单元实现矢量乘操作,并同时支持GF(p)和GF(2n)双有限域;(4)通过调整总线宽度和流水单元个数,可满足不同性能/面积约束.在0.18μm1P6MCMOS工艺下,其高性能和紧缩面积版本的规模分别为117.4K和40.6K,可分别在0.87ms和7.83ms内完成一次GF(p)或GF(2n)上的192位EC标量乘运算,峰值功耗分别为242.1mW和28.5mW. 展开更多
关键词 椭圆曲线公钥系统 大数运算 模乘 有限域 传输触发体系结构 可扩展乘法器
在线阅读 下载PDF
Feig快速DCT算法及其处理器的体系结构设计 被引量:3
9
作者 赵德斌 陈耀强 胡良校 《计算机研究与发展》 EI CSCD 北大核心 1998年第12期1124-1129,共6页
离散余弦变换 (discrete cosine transform )是 JPEG和 MPEG中的关键技术之一 .当前MPEG的普遍应用是在解码中使用 ,一个解码的例子是 VCD,IDCT是静止 /运动补偿帧解码的关键部分 .为了要得到较好的性能 ,IDCT通常被硬件逻辑实现而嵌入... 离散余弦变换 (discrete cosine transform )是 JPEG和 MPEG中的关键技术之一 .当前MPEG的普遍应用是在解码中使用 ,一个解码的例子是 VCD,IDCT是静止 /运动补偿帧解码的关键部分 .为了要得到较好的性能 ,IDCT通常被硬件逻辑实现而嵌入产品中 ,但该方法有一个缺陷 ,那就是 IDCT的硬件逻辑实现不能完成 MPEG所需要的其它功能 ,如音频解码 ,视频 /音频的比特流可变长度解码等等 .文中提出的 Feig快速 DCT算法的并行顺序指令流实现 IDCT的处理器体系结构就能满足 MPEG的上述要求 .该处理器与硬件逻辑实现相比使用较少的硬件资源 ,剩余的计算能力还可以用于音频解码及视频 展开更多
关键词 DCT 处理器体系结构 图象处理 图象压缩
在线阅读 下载PDF
实时微处理器体系结构综述 被引量:5
10
作者 石伟 张明 +1 位作者 郭御风 龚锐 《计算机工程与科学》 CSCD 北大核心 2015年第5期857-864,共8页
实时应用已经成为嵌入式应用中一类快速崛起的典型应用。作为实时系统的核心部件,实时微处理器体系结构是微处理器领域的一个重要研究方向。与通用处理器追求最大吞吐量不同,实时处理器要求具有紧凑且可计算的最坏执行时间。传统的实时... 实时应用已经成为嵌入式应用中一类快速崛起的典型应用。作为实时系统的核心部件,实时微处理器体系结构是微处理器领域的一个重要研究方向。与通用处理器追求最大吞吐量不同,实时处理器要求具有紧凑且可计算的最坏执行时间。传统的实时处理器往往采用较为简单的处理器结构,避免复杂结构引入执行时间的不确定性。随着实时应用对处理器性能需求越来越高,实时处理器正逐渐向多线程与多核结构发展。在多线程与多核处理器中,共享资源竞争导致实时系统的确定性变差,对实时处理器体系结构带来了更大挑战。对实时微处理器体系结构进行综述,首先从指令集、微体系结构、存储、I/O、任务调度等多个方面对传统实时处理器进行分析;然后分别对采用多线程与多核结构的高性能实时处理器展开分析;最后对几种商用实时处理器结构进行比较,总结实时处理器发展现状与未来发展趋势。 展开更多
关键词 实时微处理器 可预测性 及时性 体系结构 多线程 多核
在线阅读 下载PDF
高性能通用微处理器体系结构关键技术研究 被引量:1
11
作者 张民选 王永文 +3 位作者 邢座程 邓让钰 蒋江 张承义 《计算机研究与发展》 EI CSCD 北大核心 2006年第6期987-992,共6页
X处理器是我国自主设计的基于EPIC思想的高性能通用微处理器·介绍了8级流水线和OLSM执行模型,以很少的硬件代价克服了基本EPIC模型的局限性·设计了一种多分支预测结构,支持多条分支指令的并行执行,并通过判定执行减少分支指... X处理器是我国自主设计的基于EPIC思想的高性能通用微处理器·介绍了8级流水线和OLSM执行模型,以很少的硬件代价克服了基本EPIC模型的局限性·设计了一种多分支预测结构,支持多条分支指令的并行执行,并通过判定执行减少分支指令的数目;设计了两级cache存储器,提出DTD低功耗设计方法,并通过前瞻执行隐藏访存的延迟·最后,展望了高性能通用微处理器的发展趋势· 展开更多
关键词 处理器 体系结构 并行 分支 存储器
在线阅读 下载PDF
多核处理器非一致Cache体系结构延迟优化技术研究综述 被引量:4
12
作者 黄安文 高军 张民选 《计算机研究与发展》 EI CSCD 北大核心 2012年第S1期118-124,共7页
非一致Cache体系结构(non-uniform cache architecture,NUCA)为解决多核处理器(chip multi-processor)"存储墙"难题提供了新的设计思路.重点关注面向CMP的NUCA延迟优化技术,在介绍若干典型NUCA模型的基础上,分析大容量Cache... 非一致Cache体系结构(non-uniform cache architecture,NUCA)为解决多核处理器(chip multi-processor)"存储墙"难题提供了新的设计思路.重点关注面向CMP的NUCA延迟优化技术,在介绍若干典型NUCA模型的基础上,分析大容量Cache环境下共享/私有机制中的延迟-容量权衡问题,讨论映射、迁移、复制和搜索等数据管理机制在多核环境下的优缺点.最后,针对基于片上网络(network-on-chip,NoC)互连结构的可扩展CMP体系结构,从NUCA模型优化、数据管理和一致性维护机制3个方面讨论和预测未来CMP NUCA延迟优化领域的发展趋势及面临的挑战性问题. 展开更多
关键词 非一致Cache体系结构 多核处理器 片上网络 存储墙 延迟优化
在线阅读 下载PDF
基于IPSec的下一代高性能安全处理器的体系结构 被引量:3
13
作者 张怡 孙志刚 《国防科技大学学报》 EI CAS CSCD 北大核心 2003年第2期64-67,共4页
IPSec是目前适合所有Internet通信的惟一一种安全技术。通过分析IPSec的处理过程,指出网络安全处理器的使用是IPSec协议高效实现的关键,并详细介绍了目前典型安全处理器的结构和应用。由于目前的网络安全处理器无法满足OC 48及其以上速... IPSec是目前适合所有Internet通信的惟一一种安全技术。通过分析IPSec的处理过程,指出网络安全处理器的使用是IPSec协议高效实现的关键,并详细介绍了目前典型安全处理器的结构和应用。由于目前的网络安全处理器无法满足OC 48及其以上速率接口的处理要求,对下一代高速网络安全处理器的体系结构进行了分析和预测。 展开更多
关键词 IPSEC 网络安全处理器 体系结构
在线阅读 下载PDF
高性能微处理器微体系结构级功耗模型及分析 被引量:5
14
作者 王永文 张民选 《计算机学报》 EI CSCD 北大核心 2004年第10期1320-1327,共8页
基于Itanium 2微处理器体系结构提出单时钟和多时钟域两种基准模型 ;对处理器的电路级特性进行微体系结构级抽象 ,建立了参数化的峰值功耗估算模型 ;提出事件调度算法 ,实现了多时钟域处理器系统的行为级模拟 ;以IMPACT工具集作为模拟... 基于Itanium 2微处理器体系结构提出单时钟和多时钟域两种基准模型 ;对处理器的电路级特性进行微体系结构级抽象 ,建立了参数化的峰值功耗估算模型 ;提出事件调度算法 ,实现了多时钟域处理器系统的行为级模拟 ;以IMPACT工具集作为模拟引擎实现了处理器的动态功耗模拟模型 .与其它同类模型Wattch相比 ,该模型能够支持多时钟系统的模拟 ,峰值功耗估算精度高了约 3% ,而模拟速度提高了 4 2 % .通过实验说明了多时钟域的功耗特性 ,在一种多电压和频率环境下 ,多时钟域处理器的功耗和能量分别降低了 2 1%和 38% .该模型可以很好地应用到体系结构级低功耗研究设计 . 展开更多
关键词 处理器 体系结构 功耗模型 模拟器 低功耗设计
在线阅读 下载PDF
多核处理器体系结构软件仿真技术:研究综述 被引量:3
15
作者 喻之斌 金海 《计算机科学》 CSCD 北大核心 2007年第10期8-13,共6页
由于单核处理器的处理能力已经接近极限,很难再有提高,人们将目光投向了多核处理器体系结构。在处理器体系结构的设计中,体系结构软件仿真技术是最重要的一个方面。本文首先介绍处理器体系结构仿真技术的概念、分类、目的和意义,然后讨... 由于单核处理器的处理能力已经接近极限,很难再有提高,人们将目光投向了多核处理器体系结构。在处理器体系结构的设计中,体系结构软件仿真技术是最重要的一个方面。本文首先介绍处理器体系结构仿真技术的概念、分类、目的和意义,然后讨论多核处理器体系结构仿真技术的现状和面临的问题;分析了多核处理器软件仿真技术的复杂性;比较和分析了当前主流技术的优缺点。由于多核处理器体系结构的研究处于初期阶段,因此多核处理器体系结构仿真领域面临着诸多挑战和机遇。本文最后指出了多核处理器体系结构软件仿真技术今后的研究方向。 展开更多
关键词 多核处理器 体系结构 仿真技术
在线阅读 下载PDF
VLIW体系结构微处理器的一种设计方法 被引量:2
16
作者 王昭顺 张建林 曹文彬 《计算机科学》 CSCD 北大核心 2000年第8期40-42,共3页
微处理器体系结构的发展经历了三个不同的阶段,以Intel早期X86产品为代表的CISC体系结构微处理器;以MIPS、PA-RISC、SPARC、ALPHA、PowerPC等为代表的RISC体系结构微处理器;以Intel近期产品为代表的CISC—RISC混合型体系结构微处理器。R... 微处理器体系结构的发展经历了三个不同的阶段,以Intel早期X86产品为代表的CISC体系结构微处理器;以MIPS、PA-RISC、SPARC、ALPHA、PowerPC等为代表的RISC体系结构微处理器;以Intel近期产品为代表的CISC—RISC混合型体系结构微处理器。RISC和CISC由于其实现技术的复杂性。 展开更多
关键词 处理器 体系结构 VLIW 设计方法
在线阅读 下载PDF
VLIW体系结构微处理器的控制流分析与其模拟软件设计 被引量:2
17
作者 霍玉梅 王沁 《小型微型计算机系统》 CSCD 北大核心 2001年第5期513-516,共4页
本文在研究超长指令字 (VL IW)体系结构的基础上 ,总结了 VL IW体系结构的指令结构特征、处理器结构特征和执行特征 ,通过比较 VL IW体系结构微处理器模拟器的两种设计方案 ,选定以结构为基础设计模拟器的方案 ,并解决了模拟器的设计难... 本文在研究超长指令字 (VL IW)体系结构的基础上 ,总结了 VL IW体系结构的指令结构特征、处理器结构特征和执行特征 ,通过比较 VL IW体系结构微处理器模拟器的两种设计方案 ,选定以结构为基础设计模拟器的方案 ,并解决了模拟器的设计难点——串并行冲突的问题 . 展开更多
关键词 VLIW 体系结构 处理器 控制流分析 模拟软件 指令部件
在线阅读 下载PDF
网络处理器体系结构和设计技术研究 被引量:1
18
作者 毛席龙 孙志刚 卢泽新 《电信科学》 北大核心 2003年第10期36-39,共4页
网络处理器是推动下一代网络发展的核心技术。本文首先分析了网络处理器的基本结构,对其并行处理模型进行了深入研究;然后针对网络处理器体系结构的特点,提出一种数据分析驱动的网络处理器设计方法。本文最后还介绍了网络处理器技术发... 网络处理器是推动下一代网络发展的核心技术。本文首先分析了网络处理器的基本结构,对其并行处理模型进行了深入研究;然后针对网络处理器体系结构的特点,提出一种数据分析驱动的网络处理器设计方法。本文最后还介绍了网络处理器技术发展的新趋势。 展开更多
关键词 网络处理器 体系结构 CPU 接口 并行处理模型 设计技术
在线阅读 下载PDF
细粒度显式并行体系结构微处理器设计 被引量:1
19
作者 王昭顺 王俊宇 王新辉 《计算机工程与应用》 CSCD 北大核心 2001年第11期36-38,共3页
文章在分析微处理器体系结构发展的基础上,利用文献[1]提出的显式硬件单元控制EHCC技术,设计了一个细粒度显式并行计算微处理器模型。仿真结果表明细粒度显式并行计算将是微处理器体系结构发展的理想方向。
关键词 处理器 体系结构 细粒度并行计算 指令 硬件单元控制
在线阅读 下载PDF
高性能微处理器的微体系结构能量有效性 被引量:2
20
作者 易会战 杨学军 《计算机学报》 EI CSCD 北大核心 2004年第7期874-880,共7页
降低处理器的能量消耗 ,提高能量使用的有效性是高性能微处理器进一步发展的关键问题 .传统的依靠工艺改进降低功耗的方法已经不能满足功耗增长的要求 .线路层、门层等低层能量优化方法已经得到广泛研究 .更高层次的微体系结构层、编译... 降低处理器的能量消耗 ,提高能量使用的有效性是高性能微处理器进一步发展的关键问题 .传统的依靠工艺改进降低功耗的方法已经不能满足功耗增长的要求 .线路层、门层等低层能量优化方法已经得到广泛研究 .更高层次的微体系结构层、编译层和应用层的优化是更有效的优化方法 ,但是现在一直缺乏很好的比较微体系结构能量有效性的尺度 .该文给出了比较微体系结构能量有效性的方法 ,提出微体系结构能量有效性尺度Metricarch.作者使用该尺度对高性能微处理器的微体系结构能量有效性进行了研究 ,对最新的高性能微体系结构的能量有效性进行了比较分析 ,进而 ,得出结论 :现代微处理器的微体系结构能量有效性呈现下降趋势 ,当前系统能量有效性发展主要还是来自于工艺水平的提高 ,能量有效性高的微体系结构代表了高性能微处理器发展的方向 . 展开更多
关键词 高性能微处理器 体系结构 能量有效性尺度
在线阅读 下载PDF
上一页 1 2 14 下一页 到第
使用帮助 返回顶部