底座激振下微型叠层芯片共振频率检测 被引量：2

1

作者 韩雷 严国政 《振动与冲击》 EI CSCD 北大核心 2012年第7期153-157,共5页

为测试微悬臂芯片的动态特性,建立以压电陶瓷为激振底座的测试系统。采用白噪声、稳态正弦和快速正弦(啁啾信号)扫频方式激励微叠层悬臂芯片,由多普勒测振仪测试芯片动态响应。通过分析压电陶瓷阻抗变化与芯片动态响应,获得的频率对应... 为测试微悬臂芯片的动态特性,建立以压电陶瓷为激振底座的测试系统。采用白噪声、稳态正弦和快速正弦(啁啾信号)扫频方式激励微叠层悬臂芯片,由多普勒测振仪测试芯片动态响应。通过分析压电陶瓷阻抗变化与芯片动态响应,获得的频率对应于压电陶瓷激振器所激励叠层芯片的一阶共振频率,可作为微结构和器件动态分析的测试方案。 展开更多

关键词 压电陶瓷激振器 底座激振 多普勒测振仪 阻抗分析 叠层芯片 共振频率

在线阅读 下载PDF 职称材料

功率载荷下叠层芯片封装的热应力分析和优化

2

作者 殷景华 杜兵 +2 位作者 王树起 吕光军 刘晓为 《半导体技术》 CAS CSCD 北大核心 2007年第2期167-169,181,共4页

应用有限元分析软件ANSYS,模拟功率载荷下叠层芯片封装中芯片温度和应力分布情况,得出芯片的温度、应力与材料厚度、热膨胀系数之间的关系,根据分析,对模型进行了优化。优化后的模型最高温度下降了3．613 K,最大应力下降了33．4％,最大... 应用有限元分析软件ANSYS,模拟功率载荷下叠层芯片封装中芯片温度和应力分布情况,得出芯片的温度、应力与材料厚度、热膨胀系数之间的关系,根据分析,对模型进行了优化。优化后的模型最高温度下降了3．613 K,最大应力下降了33．4％,最大剪应力下降了45．9％。 展开更多

关键词 功率载荷 叠层芯片封装 热应力 模型优化

在线阅读 下载PDF 职称材料

超薄叠层芯片尺寸封装(UT-SCSP) 被引量：4

3

作者 翁寿松 《电子与封装》 2005年第1期11-12,共2页

本文介绍了最新的超薄叠层芯片尺寸封装(UT-SCSP),它是CSP封装与叠层封装相结合的产物。 它特别适用于高密度内存产品。

关键词 芯片尺寸封装 叠层封装 超薄叠层芯片尺寸封装 高密度内存

在线阅读 下载PDF 职称材料

多个叠层芯片封装技术 被引量：1

4

作者 杨建生 《电子与封装》 2006年第1期16-19,共4页

叠层芯片封装在与单芯片具有的相同的轨迹范围之内,有效地增大了电子器件的功能性, 提高了电子器件的性能。这一技术已成为很多半导体公司所采用的最流行的封装技术。文章简要叙述了叠层芯片封装技术的趋势、圆片减薄技术、丝焊技术及... 叠层芯片封装在与单芯片具有的相同的轨迹范围之内,有效地增大了电子器件的功能性, 提高了电子器件的性能。这一技术已成为很多半导体公司所采用的最流行的封装技术。文章简要叙述了叠层芯片封装技术的趋势、圆片减薄技术、丝焊技术及模塑技术。 展开更多

关键词 叠层芯片封装 圆片减薄 丝焊技术 模塑技术

在线阅读 下载PDF 职称材料

叠层芯片的声学微成像技术

5

作者 杨建生 《集成电路应用》 2006年第2期38-39,37,共3页

本文主要叙述了能够探测诸如各种剥离、裂纹和空洞的内部缺陷的声学微成像技术。

关键词 声学成像 叠层芯片 内部缺陷

在线阅读 下载PDF 职称材料

一种基于热阻网络的叠层芯片结温预测模型 被引量：7

6

作者 张琦 蔡志匡 +2 位作者 王子轩 孙海燕 郭宇锋 《固体电子学研究与进展》 CAS 北大核心 2020年第1期66-70,共5页

提出了一种基于热阻网络的叠层芯片结温预测模型,该模型根据芯片内各组件的尺寸和热导率计算出对应的热阻,同时考虑了接触热阻和热量耦合效应,从而得到每层芯片在不同功耗情况下的结温预测值。在一个三芯片堆叠结构中,使用提出的方法对... 提出了一种基于热阻网络的叠层芯片结温预测模型,该模型根据芯片内各组件的尺寸和热导率计算出对应的热阻,同时考虑了接触热阻和热量耦合效应,从而得到每层芯片在不同功耗情况下的结温预测值。在一个三芯片堆叠结构中,使用提出的方法对芯片结温进行预测,并与ANSYS仿真软件结果作比较,发现结温预测值的相对误差均小于4.5%。因此,该模型仅需根据芯片结构和材料参数,便可快速精确地估算出芯片在不同工作环境下的结温值。 展开更多

关键词 叠层芯片 有限元分析 结温预测 热阻网络

在线阅读 下载PDF 职称材料

夹层式叠层芯片引线键合技术及其可靠性 被引量：5

7

作者 常乾 朱媛 +1 位作者 曹玉媛 丁荣峥 《电子与封装》 2017年第2期4-8,共5页

随着电子封装技术的快速发展,叠层封装成为一种广泛应用的三维封装技术,该技术能够满足电子产品高性能、轻重量、低功耗、小尺寸等日益增长的需求。针对陶瓷封装腔体中的夹层式叠层芯片结构,键合点与键合引线处于陶瓷外壳空腔中,未有塑... 随着电子封装技术的快速发展,叠层封装成为一种广泛应用的三维封装技术,该技术能够满足电子产品高性能、轻重量、低功耗、小尺寸等日益增长的需求。针对陶瓷封装腔体中的夹层式叠层芯片结构,键合点与键合引线处于陶瓷外壳空腔中,未有塑封料填充固定,区别于塑封叠层芯片封装器件,优化其引线键合技术,并做了相应可靠性评估试验。键合引线偏移长度最大为0.119 mm,未出现键合引线间隙小于设计值、碰丝短路等情况,为高可靠叠层芯片封装研究提供了参考。 展开更多

关键词 空腔键合 叠层芯片 BSOB 可靠性

在线阅读 下载PDF 职称材料

叠层芯片粘接强度与剪切强度试验研究

8

作者 王世楠 万永康 +2 位作者 闫辰侃 张凯虹 虞勇坚 《现代电子技术》 2022年第18期7-10,共4页

为解决芯片粘接强度与剪切强度试验在微电子器件可靠性考核中选用不清晰的问题,文中对国内外相关试验标准进行对比分析,并总结两种试验的方法及试验载荷曲线的相关性规律。结果表明,芯片粘接强度试验与芯片剪切强度试验的载荷比值随着... 为解决芯片粘接强度与剪切强度试验在微电子器件可靠性考核中选用不清晰的问题,文中对国内外相关试验标准进行对比分析,并总结两种试验的方法及试验载荷曲线的相关性规律。结果表明,芯片粘接强度试验与芯片剪切强度试验的载荷比值随着芯片粘接区域面积的增大,呈现先增大、后减小、再增大的趋势,最小比值为1.07,最大比值达到5.93。然后,通过对比试验及有限元仿真方法,对大、小两款叠层芯片分别进行粘接强度试验、剪切强度试验及有限元仿真,研究其试验过程中的最大应力状态。得出对于小面积芯片,建议使用剪切强度试验进行考核;对于大面积芯片,建议使用粘接强度试验进行考核。 展开更多

关键词 叠层芯片 粘接强度 剪切强度 粘接面积 载荷曲线 有限元分析 对比验证

在线阅读 下载PDF 职称材料

叠层芯片温度测量实验研究

9

作者 仇风神 韩雷 《电子与封装》 2012年第3期10-14,共5页

实验使用MP／MB红外测温仪对加热台及叠层芯片的结构表面进行测试，对所获得的温度数据用Matlab软件进行处理分析。红外测温仪最小测量目标为Ф0．6mm，单层芯片尺寸为4mmx2mm×0．24mm（长×宽×高）。实验得到键合温度为... 实验使用MP／MB红外测温仪对加热台及叠层芯片的结构表面进行测试，对所获得的温度数据用Matlab软件进行处理分析。红外测温仪最小测量目标为Ф0．6mm，单层芯片尺寸为4mmx2mm×0．24mm（长×宽×高）。实验得到键合温度为200℃时加热台不同位置的温度上升变化曲线以及叠层芯片结构表面悬臂区域和非悬臂区域的温度上升变化曲线。通过不同区域温度变化曲线的函数拟合，发现指数函数可以很好地描述叠层芯片上层表面温度的变化。这些实验结果对深入研究键合机理有参考意义。 展开更多

关键词 叠层芯片 温度测量 悬臂与非悬臂区域 红外测温仪

在线阅读 下载PDF 职称材料

叠层芯片引线键合技术在陶瓷封装中的应用 被引量：4

10

作者 廖小平 高亮 《电子与封装》 2016年第2期5-8,共4页

随着集成电路封装技术朝着高密度封装方向发展,同时基于系统产品不断多功能化的需求,出现了叠层封装技术。介绍了芯片叠层封装的传统引线封装结构,详细阐述了一种新型的芯片十字交叉型叠层封装结构,并结合这种封装结构在陶瓷封装工艺中... 随着集成电路封装技术朝着高密度封装方向发展,同时基于系统产品不断多功能化的需求,出现了叠层封装技术。介绍了芯片叠层封装的传统引线封装结构,详细阐述了一种新型的芯片十字交叉型叠层封装结构,并结合这种封装结构在陶瓷封装工艺中的应用进行了具体实施与探讨,并进行了引线键合可靠性考核试验。通过试验研究表明叠层芯片引线键合技术也可广泛应用于陶瓷封装产品中。 展开更多

关键词 叠层芯片 悬空键合 低弧键合 3D封装

在线阅读 下载PDF 职称材料

叠层芯片应用的封装挑战与解决方法(英文) 被引量：1

11

作者 Bob Chylak Ivy Wei Qin 《电子工业专用设备》 2004年第3期35-41,共7页

叠层管芯封装的不断发展导致该技术能有效地在同一基底内增大电子器件的功能和容量,作为单个芯片。蜂窝电话及其它消费类产品中叠层芯片封装的应用增长促使能够在给定封装尺寸中封装多层芯片。介绍了叠层芯片封装技术中最主要是满足总... 叠层管芯封装的不断发展导致该技术能有效地在同一基底内增大电子器件的功能和容量,作为单个芯片。蜂窝电话及其它消费类产品中叠层芯片封装的应用增长促使能够在给定封装尺寸中封装多层芯片。介绍了叠层芯片封装技术中最主要是满足总封装高度的要求。用于叠层芯片封装的技术实现方法包括基片减薄、薄裸芯片贴装、小形貌引线键合、与无支撑的边缘键合以及小偏倒成形等。集中介绍了叠层管芯互连要求。介绍了倒装芯片应用中的正向球形键合、反向球形键合和焊凸凸焊技术,讨论了优点和不足。说明球形键合机的发展能够满足叠层芯片封装的挑战,即超低环形状、长引线跨距和悬空键合等。 展开更多

关键词 多叠层芯片 封装 挑战 应用 解决方法

在线阅读 下载PDF 职称材料

基于热叠加模型的叠层3D多芯片组件芯片热布局优化研究 被引量：12

12

作者 梁颖 黄春跃 +1 位作者 阎德劲 李天明 《电子学报》 EI CAS CSCD 北大核心 2009年第11期2520-2524,共5页

叠层三维多芯片组件(3D Multi-Chip Module,MCM)芯片的位置布局直接影响其内部温度场分布,进而影响其可靠性.本文研究了叠层3D-MCM内芯片热布局优化问题,目标是降低芯片最高温度、平均芯片温度场.基于热叠加模型并结合热传导公式,选取... 叠层三维多芯片组件(3D Multi-Chip Module,MCM)芯片的位置布局直接影响其内部温度场分布,进而影响其可靠性.本文研究了叠层3D-MCM内芯片热布局优化问题,目标是降低芯片最高温度、平均芯片温度场.基于热叠加模型并结合热传导公式,选取芯片的温度作为评价指标,确定出用于3D-MCM热布局优化的适应度函数,采用遗传算法对芯片热布局进行优化,得出了最优芯片热布局方案,总结出了可用于指导叠层3D-MCM芯片热布局设计的热布局规则;采用有限元仿真方法,对所得的热布局优化结果进行验证,结果表明热布局优化结果与仿真实验结果一致,本文所提出的基于热叠加模型的MCM热布局优化算法可实现叠层3D-MCM芯片的热布局优化. 展开更多

关键词 叠层三维多芯片组件 遗传算法 热布局优化 热叠加模型 有限元分析

在线阅读 下载PDF 职称材料

基于叠层组装和双腔体结构的高密度集成技术 被引量：1

13

作者 臧艳丽 王洋 +2 位作者 高虎 武林 徐绕琪 《电子工艺技术》 2024年第1期35-38,共4页

针对高功能密度集成的需求及系统级封装的关键技术,重点介绍了双腔体的结构设计思路、三维芯片堆叠技术、引脚成型技术,并进行了难点分析。通过客户使用工艺性设计模拟分析的结果显示:芯片、元器件超过200℃的时间均控制在25 s以内,双... 针对高功能密度集成的需求及系统级封装的关键技术,重点介绍了双腔体的结构设计思路、三维芯片堆叠技术、引脚成型技术,并进行了难点分析。通过客户使用工艺性设计模拟分析的结果显示:芯片、元器件超过200℃的时间均控制在25 s以内,双腔体封装后的产品经过回流焊接,温度分布对元器件影响不大,产品元件的可耐受峰值温度和时间可控。通过可靠性模拟分析,温度循环条件下,芯片和低应力粘接胶、陶瓷片材料参数存在差异,芯片内部会产生内应力,叠层芯片受到的最大等效应力100 MPa,温度变化对系统级封装中三维堆叠芯片的可靠性评估非常重要。基于真实的产品数据进行温度冲击、随机振动、恒定加速度模拟分析,结果证明选择的低应力粘接胶和双腔体结构设计能够满足产品高可靠的需求。 展开更多

关键词 系统级封装 芯片叠层 高可靠 高密度

在线阅读 下载PDF 职称材料

基于TSV倒装焊与芯片叠层的高密度组装及封装技术 被引量：13

14

作者 汤姝莉 赵国良 +2 位作者 薛亚慧 袁海 杨宇军 《电子与封装》 2022年第8期1-6,共6页

系统级封装(Si P)及微系统技术能够在有限空间内实现更高密度、更多功能集成,是满足宇航、武器装备等高端领域电子器件小型化、高性能、高可靠需求的关键技术。重点阐述了基于硅通孔(TSV)转接板的倒装焊立体组装及其过程质量控制、基于... 系统级封装(Si P)及微系统技术能够在有限空间内实现更高密度、更多功能集成,是满足宇航、武器装备等高端领域电子器件小型化、高性能、高可靠需求的关键技术。重点阐述了基于硅通孔(TSV)转接板的倒装焊立体组装及其过程质量控制、基于键合工艺的芯片叠层、基于倒装焊的双通道散热封装等高密度模块涉及的组装及封装技术,同时对利用TSV转接板实现多芯片倒装焊的模组化、一体化集成方案进行了研究。基于以上技术实现了信息处理Si P模块的高密度、气密性封装,以及满足多倒装芯片散热与CMOS图像传感器(CIS)采光需求的双面三腔体微系统模块封装。 展开更多

关键词 硅通孔 倒装芯片 芯片叠层 高效散热 高密度组装

在线阅读 下载PDF 职称材料

芯片层叠塑料封装的MEMS惯性器件的开封方法 被引量：3

15

作者 林晓玲 梁朝辉 何春华 《电子产品可靠性与环境试验》 2018年第4期49-53,共5页

芯片叠层封装是MEMS惯性器件的一种重要封装形式,此类封装的结构特殊性给传统的开封方法带来了极大的困难。提供了一种针对芯片层叠塑料封装MEMS惯性器件的开封技术及其流程,并给出了实际的应用案例。该开封技术综合激光刻蚀法、化学腐... 芯片叠层封装是MEMS惯性器件的一种重要封装形式,此类封装的结构特殊性给传统的开封方法带来了极大的困难。提供了一种针对芯片层叠塑料封装MEMS惯性器件的开封技术及其流程,并给出了实际的应用案例。该开封技术综合激光刻蚀法、化学腐蚀法等开封方法,实现了芯片层叠塑料封装MEMS惯性器件中内部结构的逐层开封及暴露,为此类型封装器件的内部目检提供了技术支撑。 展开更多

关键词 芯片叠层封装 微电子系统惯性器件 开封 塑料

在线阅读 下载PDF 职称材料

芯片叠层型系统级封装设计优化方法

16

作者 陈靖 丁蕾 王立春 《电子产品世界》 2018年第4期38-40,44,共4页

芯片叠层封装是一种三维封装技术,不但可以提高封装效率、产品集成度和器件运行速度,且可以将可编程逻辑门阵列器件与处理器、存储芯片、数模转换器件等一起封装,实现器件的多功能化和系统化。以航天小型化计算机为例,分析了芯片叠层型... 芯片叠层封装是一种三维封装技术,不但可以提高封装效率、产品集成度和器件运行速度,且可以将可编程逻辑门阵列器件与处理器、存储芯片、数模转换器件等一起封装,实现器件的多功能化和系统化。以航天小型化计算机为例,分析了芯片叠层型系统封装设计中存在的典型问题。结合可编程逻辑门阵列器件的I/O可定义和叠层封装结构特点,提出了一种基于氮化铝衬底材料的BCB/Cu薄膜多层转接板完成芯片间高密度互连和电磁屏蔽优化新方法,并完成小型化计算机系统级封装模块研制。 展开更多

关键词 计算机 系统级封装 芯片叠层 苯并环丁烯 转接板

在线阅读 下载PDF 职称材料

叠层CSP封装工艺仿真中的有限元应力分析(英文) 被引量：2

17

作者 刘彪 王明湘 林天辉 《电子工业专用设备》 2005年第11期49-54,共6页

叠层CSP封装已日益成为实现高密度、三维封装的重要方法。在叠层CSP封装工艺中,封装体将承受多次热载荷。因此,如果封装材料之间的热错配过大,在芯片封装完成之前,热应力就会引起芯片开裂和分层。详细地研究了一种典型四层芯片叠层CSP... 叠层CSP封装已日益成为实现高密度、三维封装的重要方法。在叠层CSP封装工艺中,封装体将承受多次热载荷。因此,如果封装材料之间的热错配过大,在芯片封装完成之前,热应力就会引起芯片开裂和分层。详细地研究了一种典型四层芯片叠层CSP封装产品的封装工艺流程对芯片开裂和分层问题的影响。采用有限元的方法分别分析了含有高温过程的主要封装工艺中产生的热应力对芯片开裂和分层问题的影响,这些封装工艺主要包括第一层芯片粘和剂固化、第二、三、四层芯片粘和剂固化和后成模固化。在模拟计算中发现:(1)比较三步工艺固化工艺对叠层CSP封装可靠性的影响,第二步固化工艺是最可能发生失效危险的;(2)经过第一、二步固化工艺,封装体中发现了明显的应力分布特点,而在第三步固化工艺中则不明显。 展开更多

关键词 热应力分析 叠层芯片尺寸封装 有限元分析 分布应力 工艺仿真

在线阅读 下载PDF 职称材料

用于先进PCB制造工艺的叠层封装(英文) 被引量：1

18

作者 Joseph Y. Lee Jinyong Ahn +3 位作者 JeGwang Yoo Joonsung Kim Hwa-Sun Park Shuichi Okabe 《电子工业专用设备》 2007年第5期40-50,共11页

在20世纪90年代,球栅阵列封装(BGA)和芯片尺寸封装(CSP)在封装材料和加工工艺方面达到了极限。这2种技术如同20世纪80年代的表面安装器件(SMD)和70年代通孔安装器件(THD)一样,在电学、机械、热性能、尺寸、质量和可靠性方面达到最大值... 在20世纪90年代,球栅阵列封装(BGA)和芯片尺寸封装(CSP)在封装材料和加工工艺方面达到了极限。这2种技术如同20世纪80年代的表面安装器件(SMD)和70年代通孔安装器件(THD)一样,在电学、机械、热性能、尺寸、质量和可靠性方面达到最大值。目前,三维封装正在成为用于未来采用的先进印制板(PCB)制造工艺的下一个阶段。它们可以分为圆片级封装、芯片级封装、和封装面。叠层封装(PoP)是一种封装面叠层封装类型的三维封装技术[15]。 展开更多

关键词 三维封装 叠层封装 三维芯片叠层封装 多芯片封装 折叠封装

在线阅读 下载PDF 职称材料

NAND闪存芯片封装技术综述

19

作者 曹持论 《集成电路应用》 2021年第5期4-5,共2页

阐述存储器的发展与分类,NAND闪存芯片封装技术和封装的技术发展趋势,叠层芯片封装工艺包括先切后磨(DBG)工艺、芯片粘接技术、金线键合工艺。

关键词 集成电路 存储器 叠层芯片封装

在线阅读 下载PDF 职称材料

可大幅度提高封装效率的Origami封装

20

作者 李秀清 《电子与封装》 2003年第6期47-47,56,共2页

众所周知,目前所有的信息处理与存储工作都是由硅实现的,由此可见硅材料的重要性。然而再看看电路板我们就不难发现,电路板上的大部分空间处于闲置状态,电路板空间的利用率极低。封装只能够增加体积、重量和成本,而且同时还可能降低硅... 众所周知,目前所有的信息处理与存储工作都是由硅实现的,由此可见硅材料的重要性。然而再看看电路板我们就不难发现,电路板上的大部分空间处于闲置状态,电路板空间的利用率极低。封装只能够增加体积、重量和成本,而且同时还可能降低硅的性能。幸运的是,一种新型封装技术正在改变着电路板的这种状况。 影响封装的最大因素是封装的效率,也就是硅片面积与封装引脚面积之比。 展开更多

关键词 封装效率 Origami封装 电路板 MCM 多芯片模块 叠层芯片 μZ封装

在线阅读 下载PDF 职称材料