期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
5
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
AB-Micro系列PLC双精度浮点数转换为整形
1
作者
张元禾
岳敏
+1 位作者
韩兴连
钟亮
《数字技术与应用》
2016年第1期10-11,共2页
PLC通过通讯读取流量计、智能电量变送器等智能仪表的采样值和累计值能确保数据一致性,比较模拟量采集没有转换误差,也没有脉冲累计的累计误差。流量仪表等统计类信息通常使用双精度浮点数存储,PLC只能处理单精度浮点,仪表数据不能直接...
PLC通过通讯读取流量计、智能电量变送器等智能仪表的采样值和累计值能确保数据一致性,比较模拟量采集没有转换误差,也没有脉冲累计的累计误差。流量仪表等统计类信息通常使用双精度浮点数存储,PLC只能处理单精度浮点,仪表数据不能直接使用。本文介绍AB-Micro系列PLC中一种简便而准确的转换算法,通过此转换方法类似AB-Micro系列小型PLC可实现双精度仪表数据的就地分析处理。
展开更多
关键词
双精度浮点数
AB-Micro系列
双
精度
转换算法
位指针
间接索引
在线阅读
下载PDF
职称材料
S7-200PLC双精度浮点数转换为整形
2
作者
张元禾
岳敏
+2 位作者
韩兴连
钟亮
王俊
《数字技术与应用》
2016年第1期1-1,共1页
为方便管理,流量计、智能电量变送器等智能仪表远程采集用户需要无损采集。PLC通过通讯读取的采样值和累计值能确保数据一致性,比较模拟量采集没有转换误差,也没有脉冲累计的累计误差。流量仪表等统计类信息通常使用双精度浮点数存储,但...
为方便管理,流量计、智能电量变送器等智能仪表远程采集用户需要无损采集。PLC通过通讯读取的采样值和累计值能确保数据一致性,比较模拟量采集没有转换误差,也没有脉冲累计的累计误差。流量仪表等统计类信息通常使用双精度浮点数存储,但S7-200 PLC只能处理单精度浮点,仪表数据不能直接使用。本文介绍S7-200PLC中一种简便而准确的转换算法,通过此转换方法类似S7-200系列小型PLC可实现双精度仪表数据的就地分析处理。
展开更多
关键词
双精度浮点数
S7-200
双
精度
转换算法
移位指令
在线阅读
下载PDF
职称材料
采用Karatsuba算法在FPGA上实现双精度浮点乘法
被引量:
1
3
作者
康磊
徐英卓
《西安石油大学学报(自然科学版)》
CAS
北大核心
2014年第1期98-100,105,共4页
双精度浮点运算广泛应用于数值计算和信号处理中,在IEEE754标准中实现两个双精度浮点乘法需要一个53 bit×53 bit的尾数乘法器,这样的一个乘法器若采用FPGA实现需要大量的硬件资源。将Karatsuba算法应用于浮点运算器中,采用FPGA实...
双精度浮点运算广泛应用于数值计算和信号处理中,在IEEE754标准中实现两个双精度浮点乘法需要一个53 bit×53 bit的尾数乘法器,这样的一个乘法器若采用FPGA实现需要大量的硬件资源。将Karatsuba算法应用于浮点运算器中,采用FPGA实现了一个浮点乘法器,与传统方法相比该乘法器占用硬件资源较少。
展开更多
关键词
双精度浮点数
浮点乘法
Karatsuba算法
FPGA
在线阅读
下载PDF
职称材料
基于FPGA的高速双精度浮点乘法器设计
4
作者
肖鹏
江先阳
+2 位作者
王高峰
汪波
刘世培
《微电子学与计算机》
CSCD
北大核心
2012年第12期17-21,共5页
设计了一种基于FPGA的高速双精度浮点乘法器.采用了基4Booth算法产生部分积,然后用优化的Wal-lace树阵列结构完成对部分积的累加得到伪和和伪进位,进而对伪和和伪进位采用了部分和并行相加得到最后尾数结果.采用了优化的5级流水线结构...
设计了一种基于FPGA的高速双精度浮点乘法器.采用了基4Booth算法产生部分积,然后用优化的Wal-lace树阵列结构完成对部分积的累加得到伪和和伪进位,进而对伪和和伪进位采用了部分和并行相加得到最后尾数结果.采用了优化的5级流水线结构的设计在Cyclone Ⅱ EP2C35F672C6器件上经过综合后运行频率可达123.32MHz.在同等优化下,相比于Altera IP核在调用DSP乘法资源情况下运行速度提高大约11%,相比于不调用DSP乘法资源情况下运行速度提高大约67%.
展开更多
关键词
基4Booth编码
双精度浮点数
浮点乘法器
并行结构
流水线结构
WALLACE树
在线阅读
下载PDF
职称材料
改进的Goldschmidt双精度浮点除法器
5
作者
崔鲁平
李光赫
《电子设计工程》
2015年第3期50-53,共4页
针对嵌入式处理器对面积要求极为苛刻的特点,提出了一种改进的基于Goldschmidt算法的双精度浮点除法器。改进的除法算法的计算过程分为两个阶段,第一阶段采用线性minimax多项式逼近算法得到一个具有15-bit精度的除数倒数的估计值。相比...
针对嵌入式处理器对面积要求极为苛刻的特点,提出了一种改进的基于Goldschmidt算法的双精度浮点除法器。改进的除法算法的计算过程分为两个阶段,第一阶段采用线性minimax多项式逼近算法得到一个具有15-bit精度的除数倒数的估计值。相比于minimax二次多项式逼近,一次多项式逼近会获得一个更小的查找表(LUT)以及在部分积累加过程中获得更少的计算量。在第二阶段,采用基于硬件复用的方法实现两次Goldschmidt迭代,使得两次Goldschmidt迭代仅仅使用一个乘法器和一个求补单元。最后,该设计采用Verilog HDL进行编码,并基于FPGA进行实现。通过与其他算法进行比较得知,改进的Goldschmidt除法器在性能不降低的情况下有较小的面积开销,满足嵌入式处理器的需求。
展开更多
关键词
嵌入式处理器
双精度浮点数
除法器
goldschmidt算法
在线阅读
下载PDF
职称材料
题名
AB-Micro系列PLC双精度浮点数转换为整形
1
作者
张元禾
岳敏
韩兴连
钟亮
机构
重庆远通电子技术开发有限公司
出处
《数字技术与应用》
2016年第1期10-11,共2页
文摘
PLC通过通讯读取流量计、智能电量变送器等智能仪表的采样值和累计值能确保数据一致性,比较模拟量采集没有转换误差,也没有脉冲累计的累计误差。流量仪表等统计类信息通常使用双精度浮点数存储,PLC只能处理单精度浮点,仪表数据不能直接使用。本文介绍AB-Micro系列PLC中一种简便而准确的转换算法,通过此转换方法类似AB-Micro系列小型PLC可实现双精度仪表数据的就地分析处理。
关键词
双精度浮点数
AB-Micro系列
双
精度
转换算法
位指针
间接索引
分类号
TP332 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
S7-200PLC双精度浮点数转换为整形
2
作者
张元禾
岳敏
韩兴连
钟亮
王俊
机构
重庆远通电子技术开发有限公司
出处
《数字技术与应用》
2016年第1期1-1,共1页
文摘
为方便管理,流量计、智能电量变送器等智能仪表远程采集用户需要无损采集。PLC通过通讯读取的采样值和累计值能确保数据一致性,比较模拟量采集没有转换误差,也没有脉冲累计的累计误差。流量仪表等统计类信息通常使用双精度浮点数存储,但S7-200 PLC只能处理单精度浮点,仪表数据不能直接使用。本文介绍S7-200PLC中一种简便而准确的转换算法,通过此转换方法类似S7-200系列小型PLC可实现双精度仪表数据的就地分析处理。
关键词
双精度浮点数
S7-200
双
精度
转换算法
移位指令
分类号
TP274 [自动化与计算机技术—检测技术与自动化装置]
在线阅读
下载PDF
职称材料
题名
采用Karatsuba算法在FPGA上实现双精度浮点乘法
被引量:
1
3
作者
康磊
徐英卓
机构
西安石油大学计算机学院
出处
《西安石油大学学报(自然科学版)》
CAS
北大核心
2014年第1期98-100,105,共4页
基金
国家自然基金资助项目(编号:51074125)
文摘
双精度浮点运算广泛应用于数值计算和信号处理中,在IEEE754标准中实现两个双精度浮点乘法需要一个53 bit×53 bit的尾数乘法器,这样的一个乘法器若采用FPGA实现需要大量的硬件资源。将Karatsuba算法应用于浮点运算器中,采用FPGA实现了一个浮点乘法器,与传统方法相比该乘法器占用硬件资源较少。
关键词
双精度浮点数
浮点乘法
Karatsuba算法
FPGA
Keywords
double-precision floating-point number
floating-point multiplication
Karatsuba algorithm
FPGA
分类号
TP302.2 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
基于FPGA的高速双精度浮点乘法器设计
4
作者
肖鹏
江先阳
王高峰
汪波
刘世培
机构
武汉大学物理科学与技术学院
武汉大学微电子与信息技术研究院
出处
《微电子学与计算机》
CSCD
北大核心
2012年第12期17-21,共5页
基金
国家自然科学基金(61072135
60788402)
武汉市科技攻关计划项目(201110921295)
文摘
设计了一种基于FPGA的高速双精度浮点乘法器.采用了基4Booth算法产生部分积,然后用优化的Wal-lace树阵列结构完成对部分积的累加得到伪和和伪进位,进而对伪和和伪进位采用了部分和并行相加得到最后尾数结果.采用了优化的5级流水线结构的设计在Cyclone Ⅱ EP2C35F672C6器件上经过综合后运行频率可达123.32MHz.在同等优化下,相比于Altera IP核在调用DSP乘法资源情况下运行速度提高大约11%,相比于不调用DSP乘法资源情况下运行速度提高大约67%.
关键词
基4Booth编码
双精度浮点数
浮点乘法器
并行结构
流水线结构
WALLACE树
Keywords
radix-4 Booth coder
double precision floating point number
floating point multiplier
parallel architecture
pipeline architecture
Wallace tree
分类号
TP391.9 [自动化与计算机技术—计算机应用技术]
在线阅读
下载PDF
职称材料
题名
改进的Goldschmidt双精度浮点除法器
5
作者
崔鲁平
李光赫
机构
天津大学电子信息工程学院
出处
《电子设计工程》
2015年第3期50-53,共4页
文摘
针对嵌入式处理器对面积要求极为苛刻的特点,提出了一种改进的基于Goldschmidt算法的双精度浮点除法器。改进的除法算法的计算过程分为两个阶段,第一阶段采用线性minimax多项式逼近算法得到一个具有15-bit精度的除数倒数的估计值。相比于minimax二次多项式逼近,一次多项式逼近会获得一个更小的查找表(LUT)以及在部分积累加过程中获得更少的计算量。在第二阶段,采用基于硬件复用的方法实现两次Goldschmidt迭代,使得两次Goldschmidt迭代仅仅使用一个乘法器和一个求补单元。最后,该设计采用Verilog HDL进行编码,并基于FPGA进行实现。通过与其他算法进行比较得知,改进的Goldschmidt除法器在性能不降低的情况下有较小的面积开销,满足嵌入式处理器的需求。
关键词
嵌入式处理器
双精度浮点数
除法器
goldschmidt算法
Keywords
embedded microprocessor
double-precision floating-point
divider
goldschmidt algorithm
分类号
TN47 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
AB-Micro系列PLC双精度浮点数转换为整形
张元禾
岳敏
韩兴连
钟亮
《数字技术与应用》
2016
0
在线阅读
下载PDF
职称材料
2
S7-200PLC双精度浮点数转换为整形
张元禾
岳敏
韩兴连
钟亮
王俊
《数字技术与应用》
2016
0
在线阅读
下载PDF
职称材料
3
采用Karatsuba算法在FPGA上实现双精度浮点乘法
康磊
徐英卓
《西安石油大学学报(自然科学版)》
CAS
北大核心
2014
1
在线阅读
下载PDF
职称材料
4
基于FPGA的高速双精度浮点乘法器设计
肖鹏
江先阳
王高峰
汪波
刘世培
《微电子学与计算机》
CSCD
北大核心
2012
0
在线阅读
下载PDF
职称材料
5
改进的Goldschmidt双精度浮点除法器
崔鲁平
李光赫
《电子设计工程》
2015
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部