期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
双端口SRAM抗写干扰结构的优化设计
被引量：
2
1
作者
李学瑞
秋小强
刘兴辉
《半导体技术》
CAS
北大核心
2023年第7期617-623,共7页
针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平...
针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平复制操作的开启时间,提高了数据写入SRAM的速度,使设计的SRAM可在更高频率下正常工作,同时降低了动态功耗。仿真结果显示,在0.9 V工作电压下,相对于经典位线电平复制结构,采用新结构设计的SRAM的写入时间缩短了约27.4%,动态功耗降低了约48.1%,抗干扰能力得到显著提升。
展开更多
关键词
双
端口
静态
随机
存储器
(SRAM)
位线电平复制
写干扰
控制逻辑
数据写入时间
在线阅读
下载PDF
职称材料
基于USB接口的变电站自动化系统中通信控制器的设计
被引量：
1
2
作者
张媛媛
温阳东
《安徽大学学报（自然科学版）》
CAS
2003年第4期63-67,共5页
变电站自动化系统中采用通信控制器负责与上位机及调度中心的通信。传统的设计抗干扰能力差,且安装不便。本设计则利用USB总线的优点,采取多种抗干扰措施保障数据通信的安全高效,并对USB传输机制作了简要的介绍。
关键词
USB接口
变电站自动化系统
通信控制器
通用串行总线
单片机
双端口静态存储器
控制器局域网
设计
数据通信
在线阅读
下载PDF
职称材料
针对嵌入式Cache的内建自测试算法
被引量：
4
3
作者
赵学梅
叶以正
+1 位作者
陈春旭
时锐
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2005年第1期110-118,共9页
通过分析嵌入式Cache存储器中使用的双端口字定向静态存储器 (SRAM )和内容可寻址存储器 (CAM )的功能故障模型 ,提出了有效地针对嵌入式应用的DS MarchCE和DC MarchCE测试算法 ,解决了以往算法用于嵌入式系统时故障覆盖率低或测试时间...
通过分析嵌入式Cache存储器中使用的双端口字定向静态存储器 (SRAM )和内容可寻址存储器 (CAM )的功能故障模型 ,提出了有效地针对嵌入式应用的DS MarchCE和DC MarchCE测试算法 ,解决了以往算法用于嵌入式系统时故障覆盖率低或测试时间长导致测试效率低的问题 利用MarchCE算法并结合Cache系统的电路结构特点 ,设计并实现了一套集中管理的内建自测试测试方案 此方案可以并行测试Cache系统中不同容量、不同端口类型的存储器 ,并且能够测试地址变换表 (TLB)的特殊结构 ,测试部分面积不到整个Cache系统的 2 %
展开更多
关键词
双
端口
字定向
静态
存储器
双
端口
定向可寻址
存储器
功能故模型
内建自测试
在线阅读
下载PDF
职称材料
题名
双端口SRAM抗写干扰结构的优化设计
被引量：
2
1
作者
李学瑞
秋小强
刘兴辉
机构
辽宁大学物理学院
山东芯慧微电子科技有限公司
出处
《半导体技术》
CAS
北大核心
2023年第7期617-623,共7页
基金
辽宁省自然科学基金资助项目(2021-MS-148)。
文摘
针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平复制操作的开启时间,提高了数据写入SRAM的速度,使设计的SRAM可在更高频率下正常工作,同时降低了动态功耗。仿真结果显示,在0.9 V工作电压下,相对于经典位线电平复制结构,采用新结构设计的SRAM的写入时间缩短了约27.4%,动态功耗降低了约48.1%,抗干扰能力得到显著提升。
关键词
双
端口
静态
随机
存储器
(SRAM)
位线电平复制
写干扰
控制逻辑
数据写入时间
Keywords
dual-port static random access memory(SRAM)
bit line level replication
write interference
control logic
data write time
分类号
TN791 [电子电信—电路与系统]
TN432 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
基于USB接口的变电站自动化系统中通信控制器的设计
被引量：
1
2
作者
张媛媛
温阳东
机构
安徽大学自动化系
合肥工业大学
出处
《安徽大学学报（自然科学版）》
CAS
2003年第4期63-67,共5页
文摘
变电站自动化系统中采用通信控制器负责与上位机及调度中心的通信。传统的设计抗干扰能力差,且安装不便。本设计则利用USB总线的优点,采取多种抗干扰措施保障数据通信的安全高效,并对USB传输机制作了简要的介绍。
关键词
USB接口
变电站自动化系统
通信控制器
通用串行总线
单片机
双端口静态存储器
控制器局域网
设计
数据通信
Keywords
substation
USB
SMC
dual - port RAM
CAN
分类号
TM764.2 [电气工程—电力系统及自动化]
TM63 [电气工程—电力系统及自动化]
在线阅读
下载PDF
职称材料
题名
针对嵌入式Cache的内建自测试算法
被引量：
4
3
作者
赵学梅
叶以正
陈春旭
时锐
机构
哈尔滨工业大学微电子中心
出处
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2005年第1期110-118,共9页
文摘
通过分析嵌入式Cache存储器中使用的双端口字定向静态存储器 (SRAM )和内容可寻址存储器 (CAM )的功能故障模型 ,提出了有效地针对嵌入式应用的DS MarchCE和DC MarchCE测试算法 ,解决了以往算法用于嵌入式系统时故障覆盖率低或测试时间长导致测试效率低的问题 利用MarchCE算法并结合Cache系统的电路结构特点 ,设计并实现了一套集中管理的内建自测试测试方案 此方案可以并行测试Cache系统中不同容量、不同端口类型的存储器 ,并且能够测试地址变换表 (TLB)的特殊结构 ,测试部分面积不到整个Cache系统的 2 %
关键词
双
端口
字定向
静态
存储器
双
端口
定向可寻址
存储器
功能故模型
内建自测试
Keywords
dual-port word-oriented SRAM
dual-port word-oriented CAM
functional fault model
built-in self-test
分类号
TP331 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
双端口SRAM抗写干扰结构的优化设计
李学瑞
秋小强
刘兴辉
《半导体技术》
CAS
北大核心
2023
2
在线阅读
下载PDF
职称材料
2
基于USB接口的变电站自动化系统中通信控制器的设计
张媛媛
温阳东
《安徽大学学报（自然科学版）》
CAS
2003
1
在线阅读
下载PDF
职称材料
3
针对嵌入式Cache的内建自测试算法
赵学梅
叶以正
陈春旭
时锐
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2005
4
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
