期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
静态随机存储器双向互锁存储单元的抗老化设计 被引量:1
1
作者 刘士兴 范对鹏 +3 位作者 程龙 王世超 丁力 易茂祥 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2017年第7期1453-1461,共9页
为了延长抗辐照静态随机存储器双向互锁存储单元(DICE)电路的使用时限,得到偏置温度不稳定性效应(BTI)老化效应对DICE单元性能的具体影响,提出抗老化设计方案.通过SPICE仿真实验,分析DICE单元的老化特性,发现因老化加重的读干扰和半选... 为了延长抗辐照静态随机存储器双向互锁存储单元(DICE)电路的使用时限,得到偏置温度不稳定性效应(BTI)老化效应对DICE单元性能的具体影响,提出抗老化设计方案.通过SPICE仿真实验,分析DICE单元的老化特性,发现因老化加重的读干扰和半选择干扰是影响DICE结构的SRAM单元稳定性和寿命的主要原因.针对DICE单元抗辐照结构的特性,提出新的DICE单元读写端口结构.通过在组成读写端口的4个晶体管之间加入额外的控制晶体管,阻断了DICE单元存储节点相连的路径,消除了读干扰和半选择干扰的影响,避免了单元的读故障和半选择故障的出现.改进后的DICE单元在读状态和半选择状态时的抗辐照能力与改进前相比得到了提升.通过仿真实验,验证了改进后DICE单元的功能正确性和抗老化有效性,直接减少了DICE单元经过108 s老化后22.6%的读失效率. 展开更多
关键词 互锁存储单元(dice) 偏置温度不稳定性 控制晶体管 读干扰 半选择干扰 抗老化
在线阅读 下载PDF
基于130 nm PD-SOI工艺存储单元电路的抗辐射加固设计 被引量:1
2
作者 张宇飞 余超 +2 位作者 常永伟 单毅 董业民 《半导体技术》 CAS CSCD 北大核心 2018年第5期335-340,400,共7页
基于130 nm部分耗尽绝缘体上硅(SOI)CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余(TMR)的改进的抗辐射加固技术,可以同时验证非加固... 基于130 nm部分耗尽绝缘体上硅(SOI)CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余(TMR)的改进的抗辐射加固技术,可以同时验证非加固与加固单元的翻转情况并定位翻转单元位置。对双互锁存储单元(DICE)加固、非加固存储单元电路进行了性能及抗辐射能力的测试对比。测试结果显示,应用DICE加固的存储单元电路在99.8 MeV·cm^2·mg^(-1)的线性能量转移(LET)阈值下未发生翻转,非加固存储单元电路在37.6 MeV·cm^2·mg^(-1)和99.8 MeV·cm^2·mg^(-1)两个LET阈值下测试均发生了翻转,试验中两个版本的基本单元均未发生闩锁。结果证明,基于SOI CMOS工艺的抗辐射加固设计(RHBD)可以显著提升存储单元电路的抗单粒子翻转能力。 展开更多
关键词 标准单元 单粒子效应(SEE) 互锁存储单元(dice) 抗辐射加固设计(RHBD) 绝缘体上硅(SOI)
在线阅读 下载PDF
DICE型D触发器三模冗余实现及辐照实验验证 被引量:5
3
作者 张丹丹 杨海钢 +3 位作者 李威 黄志洪 高丽江 李天文 《半导体技术》 CAS CSCD 北大核心 2014年第7期495-500,共6页
分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMR&DICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMR&DICE型D... 分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMR&DICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMR&DICE型D触发器抗单粒子翻转的性能,与其他传统类型电路结构的D触发器进行了抗单粒子翻转性能比较,并通过电路仿真和辐照实验进行了验证。仿真结果表明,TMR&DICE型D触发器的抗单粒子翻转性能明显优于传统的普通D触发器、TMR型D触发器和DICE型D触发器。辐照实验结果表明,TMR&DICE型D触发器具有最小的翻转截面。 展开更多
关键词 抗单粒子翻转(SEU) 三模冗余(TMR) 互锁存储单元(dice) 触发器 辐照实验
在线阅读 下载PDF
一种超低功耗、容错的静态随机存储器设计 被引量:2
4
作者 吴璇 陈立 +1 位作者 杨晋生 肖谧 《现代电子技术》 2012年第8期167-170,共4页
为了减轻辐射环境中静态随机存储器(SRAM)受单粒子翻转(SEU)的影响以及解决低功耗和稳定性的问题,采用TSMC 90nm工艺,设计了一款可应用于辐射环境中的超低功耗容错静态随机存储器。该SRAM基于双互锁存储单元(DICE)结构,以同步逻辑实现... 为了减轻辐射环境中静态随机存储器(SRAM)受单粒子翻转(SEU)的影响以及解决低功耗和稳定性的问题,采用TSMC 90nm工艺,设计了一款可应用于辐射环境中的超低功耗容错静态随机存储器。该SRAM基于双互锁存储单元(DICE)结构,以同步逻辑实现并具有1KB(1K×8b)的容量,每根位线上有128个标准存储单元,同时具有抗SEU特性,提高并保持了SRAM在亚阈值状态下的低功耗以及工作的稳定性。介绍了这种SRAM存储单元的电路设计及其功能仿真,当电源电压VDD为0.3V时,该SRAM工作频率最大可达到2.7MHz,此时功耗仅为0.35μW;而当VDD为1V时,最大工作频率为58.2MHz,功耗为83.22μW。 展开更多
关键词 静态随机存储 互锁存储单元 单粒子翻转 电路设计
在线阅读 下载PDF
中子单粒子效应TCAD仿真 被引量:4
5
作者 解磊 代刚 +1 位作者 李顺 梁堃 《强激光与粒子束》 EI CAS CSCD 北大核心 2015年第8期193-198,共6页
分析了核裂变与聚变情况下,典型能量的中子与半导体器件反应,所产生的次级粒子及其能谱分布。根据中子所能导致的最恶劣情况,讨论了65nm工艺尺寸下,半导体静态存储器的单粒子效应,并给出了TCAD仿真的结果。结果显示,商用6管单元难以避... 分析了核裂变与聚变情况下,典型能量的中子与半导体器件反应,所产生的次级粒子及其能谱分布。根据中子所能导致的最恶劣情况,讨论了65nm工艺尺寸下,半导体静态存储器的单粒子效应,并给出了TCAD仿真的结果。结果显示,商用6管单元难以避免中子单粒子效应的发生。双互锁存储单元(DICE)结构在高密度设计时,也由于电荷共享效应,发生了单粒子翻转。由于电荷共享效应难以用SPICE仿真的方法得到,TCAD仿真更适用于中子单粒子免疫的SRAM设计验证。最后,讨论了65nm工艺下,中子单粒子免疫的SRAM设计,指出6管单元加电容的方式,可能是更有竞争力的方案。 展开更多
关键词 中子 单粒子效应 随机静态存储 互锁存储单元
在线阅读 下载PDF
抗单粒子翻转的高可靠移位寄存器设计 被引量:1
6
作者 苏梦瑶 陈旭斌 +6 位作者 邱仅朋 王志宇 刘家瑞 陈华 尚永衡 刘东栋 郁发新 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2016年第4期792-798,共7页
为了提高传统移位寄存器的可靠性和耐辐射性,提出抗单粒子翻转(SEU)的高可靠移位寄存器.该设计基于TSMC 0.18μm 1.8V1P5M工艺,利用双边复位、位线分离和三模冗余技术,设计双边上电复位(POR)和SEU加固双互锁存储单元(DICE)结构.从原理... 为了提高传统移位寄存器的可靠性和耐辐射性,提出抗单粒子翻转(SEU)的高可靠移位寄存器.该设计基于TSMC 0.18μm 1.8V1P5M工艺,利用双边复位、位线分离和三模冗余技术,设计双边上电复位(POR)和SEU加固双互锁存储单元(DICE)结构.从原理图和版图两个层面,对传统移位寄存器结构进行全面SEU加固.为了模拟单粒子效应,在电路敏感节点注入不同线性能量传输(LET)的瞬态电流脉冲,利用Spectre仿真器及BSIM3v3物理模型,结合瞬态电路分析理论,对所设计的移位寄存器进行抗单粒子翻转性能仿真验证.仿真结果表明,提出的双边复位POR和SEU加固DICE电路在LET为100MeV·cm2/mg时不发生翻转.与传统的移位寄存器相比,设计的移位寄存器的抗单粒子翻转能力有显著的提高,具备高可靠性和辐射耐受性,可以用于航天领域的CMOS芯片设计. 展开更多
关键词 单粒子翻转 边上电复位 位线分离 三模冗余 互锁存储单元
在线阅读 下载PDF
一种8位高精度、低功耗DAC设计
7
作者 许波 颜永红 +2 位作者 江晓山 李怀申 王娜 《核电子学与探测技术》 CAS CSCD 北大核心 2014年第2期134-137,151,共5页
该设计的DAC为芯片内甄别器提供了一个可调的阈值,要求具有较高的精度,较低的功耗。基于chartered 0.35μm工艺,采用Spectre进行了仿真设计,非线性误差DNL<0.025 LSB,INL<0.17LSB,功耗低于3 mW。文章描述了R-2R型DAC的电路结构,... 该设计的DAC为芯片内甄别器提供了一个可调的阈值,要求具有较高的精度,较低的功耗。基于chartered 0.35μm工艺,采用Spectre进行了仿真设计,非线性误差DNL<0.025 LSB,INL<0.17LSB,功耗低于3 mW。文章描述了R-2R型DAC的电路结构,主要介绍了电阻网络,抗单粒子翻转的DICE锁存器等的设计。最后给出了版图和后仿结果,满足设计的要求。 展开更多
关键词 数模转换器 R-2R 互锁存储单元锁存器 积分非线性 差分非线性 匹配
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部