-
题名标准单元电路-版图设计自动优化技术
被引量：1
- 1
-
-
作者
方山
吴玉平
陈岚
张学连
张琦
-
机构
中国科学院微电子研究所
-
出处
《半导体技术》
CAS
CSCD
北大核心
2015年第10期744-748,782,共6页
-
文摘
提出了一种标准单元的电路-版图设计自动优化技术。根据目标电学性能等确定电路中器件的参数值,然后根据参数变化微调现有的标准单元版图,快速自动生成符合设计规则的新版图。该技术可从新版图中获取电路寄生参数,对电路的电学性能进行评估,进一步提高电路-版图设计自动优化速度。测试表明,该技术既可以用于加速标准单元建库和设计移植,也可以支持对更高层的SOC设计进行延时和功耗的在位优化,加速设计收敛,可缩短开发周期。
-
关键词
参数化电路优化
复用技术
版图微调
电子设计自动化
标准单元
-
Keywords
parameterized circuit optimization
reuse technique
layout tuning
electronic design automation
standard cell
-
分类号
TN305.6
[电子电信—物理电子学]
TN402
[电子电信—微电子学与固体电子学]
-
