检索结果-维普期刊中文期刊服务平台

基于累加器的时延故障单跳变测试序列生成被引量：3: 1; 作者杨德才谢永乐陈光《电子测量与仪器学报》 CSCD 2007年第6期1-4,共4页; 对时延故障测试提出了一种采用累加器实现测试序列生成的方案。该方案通过对累加器作可测性设计,并复用其硬件电路,所生成的测试序列具有单个位跳变特性。已有的理论和实验结果都表明这种单跳变测试序列在时延故障测试中具有比多跳变序... 展开更多; 关键词自测试时延故障可测性设计单跳变序列双向量测试; 在线阅读下载PDF 职称材料

单跳变敏化被引量：1: 2; 作者李华伟李忠诚闵应骅《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2000年第4期308-311,共4页; 出于定量地测量被测通路的传输延迟的考虑 ,文中提出一种基于波形敏化的“单跳变敏化”的概念 ,对波形敏化与传统的通路敏化的区别 ,以及基于波形敏化的单跳变敏化的特点进行了分析 ,并利用带时间参数的测试产生系统 DTGWTP[7] 取得了... 展开更多; 关键词时间参数波形敏化单跳变敏化数字电路测试; 在线阅读下载PDF 职称材料

累加器实现的时延故障单跳变测试序列生成: 3; 作者杨德才陈光 谢永乐《电子科技大学学报》 EI CAS CSCD 北大核心 2008年第2期238-240,243,共4页; 时延故障的内建自测试通常需要施加测试向量对,包括多跳变向量与单跳变向量。理论与实践表明,单跳变向量比多跳变向量具有更高的强健时延故障覆盖。该文提出了一种采用累加器的单跳变向量生成方案,与以往的方法相比,具有更低的硬件成本... 展开更多; 关键词内建自测试时延故障单跳变序列测试序列生成双向量测试; 在线阅读下载PDF 职称材料

一种采用单双跳变的低功耗确定性BIST方案: 4; 作者张建伟丁秋红 +5 位作者周彬滕飞马万里王政操陈晓明李志远《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2016年第11期96-102,共7页; 为实现低功耗和高故障覆盖率,基于单跳变测试技术和2-bit扭环计数器,提出一种新型的单双跳变的确定性测试向量产生器.首先,与一般的确定性测试方案直接存储确定性种子不同,利用ROM存储控制信号并通过单双跳变生成确定性种子和确定性测... 展开更多; 关键词扭环计数器低功耗确定性测试向量生成器单跳变; 在线阅读下载PDF 职称材料

伪单输入跳变测试序列的测试生成器设计: 5; 作者陈卫兵汤兰《沈阳工业大学学报》 EI CAS 2008年第1期108-111,共4页; 为降低内建自测试电路中的功耗,在分析内建自测试低功耗设计一般方法的基础上,从提高测试向量之间相关性的角度出发,提出了一种在不损失固定型故障覆盖率前提下降低测试功耗的BIST测试生成器设计方案.该方案在原始线性反馈移位寄存器的... 展开更多; 关键词低功耗设计内建自测试测试生成器线性反馈移位寄存器伪单输入跳变; 在线阅读下载PDF 职称材料

阵列乘法器通路时延故障的内建自测试被引量：2: 6; 作者杨德才陈光 谢永乐《电子与信息学报》 EI CSCD 北大核心 2009年第1期238-241,共4页; 阵列乘法器因高度集成和高速运行,容易受到时延故障的困扰。该文对阵列乘法器的通路时延故障提出了一种用累加器实现的以单跳变序列作为测试序列的内建自测试方案。已有的理论和实践表明采用单跳变测试序列比多跳变序列具有更高的测试... 展开更多; 关键词阵列乘法器内建自测试时延故障测试通路时延故障单跳变序列; 在线阅读下载PDF 职称材料

题名基于累加器的时延故障单跳变测试序列生成被引量：3: 1; 作者杨德才谢永乐陈光; 机构电子科技大学自动化工程学院; 出处《电子测量与仪器学报》 CSCD 2007年第6期1-4,共4页; 基金国家自然科学基金资助课题(编号:90407007); 文摘对时延故障测试提出了一种采用累加器实现测试序列生成的方案。该方案通过对累加器作可测性设计,并复用其硬件电路,所生成的测试序列具有单个位跳变特性。已有的理论和实验结果都表明这种单跳变测试序列在时延故障测试中具有比多跳变序列更高的强健故障覆盖率。同以往方法相比,该方案主要特点是具有更低的硬件成本,同时,产生所有单跳变向量的时间也接近理论最小值。由于该方案对系统累加器的复用而减少了对系统的性能开销,可有效的用于强健时延故障内建自测试的测试序列生成。; 关键词自测试时延故障可测性设计单跳变序列双向量测试; Keywords BIST, delay fault test, design-for-testability, single input change sequence, two-pattern test.; 分类号 TN407 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名单跳变敏化被引量：1: 2; 作者李华伟李忠诚闵应骅; 机构中国科学院计算技术研究所CAD开放研究实验室; 出处《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2000年第4期308-311,共4页; 基金国家自然科学基金重点项目!( 6973 3 0 10 ); 文摘出于定量地测量被测通路的传输延迟的考虑 ,文中提出一种基于波形敏化的“单跳变敏化”的概念 ,对波形敏化与传统的通路敏化的区别 ,以及基于波形敏化的单跳变敏化的特点进行了分析 ,并利用带时间参数的测试产生系统 DTGWTP[7] 取得了单跳变敏化的实验结果 .利用单跳变敏化在目标通路的原始输出线上输出单跳变的特点 ,可以进行时延故障诊断 .实验数据表明 ,单跳变敏化的覆盖率远远高于单通路敏化的覆盖率。; 关键词时间参数波形敏化单跳变敏化数字电路测试; Keywords time parameter, waveform sensitization, single transition sensitization; 分类号 TN790.7 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名累加器实现的时延故障单跳变测试序列生成: 3; 作者杨德才陈光 谢永乐; 机构电子科技大学自动化工程学院; 出处《电子科技大学学报》 EI CAS CSCD 北大核心 2008年第2期238-240,243,共4页; 基金国家自然科学基金(90407007); 文摘时延故障的内建自测试通常需要施加测试向量对,包括多跳变向量与单跳变向量。理论与实践表明,单跳变向量比多跳变向量具有更高的强健时延故障覆盖。该文提出了一种采用累加器的单跳变向量生成方案,与以往的方法相比,具有更低的硬件成本。同时,产生所有单跳变向量的时间也接近理论最小值。通过对已有累加器的复用,作为测试序列生成极大地减少了系统性能占用与硬件成本,可有效用于强健时延故障的测试序列生成。; 关键词内建自测试时延故障单跳变序列测试序列生成双向量测试; Keywords BIST delay fault testing single input change sequences test pattern generation two-pattern testing; 分类号 TP302 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名一种采用单双跳变的低功耗确定性BIST方案: 4; 作者张建伟丁秋红周彬滕飞马万里王政操陈晓明李志远; 机构大连理工大学电子科学与技术学院哈尔滨工业大学空间基础科学研究中心黑龙江大学电子工程学院; 出处《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2016年第11期96-102,共7页; 基金国家自然科学基金(61306091 61100031 +3 种基金 61340050 61204132) 黑龙江省高校重点实验室开放课题; 文摘为实现低功耗和高故障覆盖率,基于单跳变测试技术和2-bit扭环计数器,提出一种新型的单双跳变的确定性测试向量产生器.首先,与一般的确定性测试方案直接存储确定性种子不同,利用ROM存储控制信号并通过单双跳变生成确定性种子和确定性测试向量,这样控制信号的长度约为确定性种子的1/2,有利于降低功耗并节约存储空间.其次,2-bit减法计数器合理地过滤了冗余向量,大大缩短了测试时间并降低总体能耗.最后,为了适应不同的测试需求,还设计了相应的测试向量压缩算法和三种x指定算法.实验结果表明,平均功耗分别降低了42.36%、32.32%、38.94%,测试长度分别减少了77.6%、86.1%、84.3%,测试数据分别压缩了79.4%、65.2%、68.1%.; 关键词扭环计数器低功耗确定性测试向量生成器单跳变; Keywords twisted ring counter low power deterministic test pattern generator single input change; 分类号 TN791 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名伪单输入跳变测试序列的测试生成器设计: 5; 作者陈卫兵汤兰; 机构阜阳师范学院物理系; 出处《沈阳工业大学学报》 EI CAS 2008年第1期108-111,共4页; 文摘为降低内建自测试电路中的功耗,在分析内建自测试低功耗设计一般方法的基础上,从提高测试向量之间相关性的角度出发,提出了一种在不损失固定型故障覆盖率前提下降低测试功耗的BIST测试生成器设计方案.该方案在原始线性反馈移位寄存器的基础上添加了简单的控制逻辑电路,从而得到一种新的伪单输入跳变测试序列,并且在基准电路上进行了实验.实验结果表明,该设计方案在降低功耗的同时可使测试的时间大大缩短.; 关键词低功耗设计内建自测试测试生成器线性反馈移位寄存器伪单输入跳变; Keywords low power design BIST test generator LFSR pseu-SIC; 分类号 TN407 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名阵列乘法器通路时延故障的内建自测试被引量：2: 6; 作者杨德才陈光 谢永乐; 机构电子科技大学自动化工程学院; 出处《电子与信息学报》 EI CSCD 北大核心 2009年第1期238-241,共4页; 基金国家自然科学基金(90407007)资助课题; 文摘阵列乘法器因高度集成和高速运行,容易受到时延故障的困扰。该文对阵列乘法器的通路时延故障提出了一种用累加器实现的以单跳变序列作为测试序列的内建自测试方案。已有的理论和实践表明采用单跳变测试序列比多跳变序列具有更高的测试鲁棒性。同时,该文的测试方案在测试通路覆盖率和测试向量数之间做到了兼顾。仿真结果表明这种单跳变测试序列具有高测试通路覆盖率。此外,测试生成通过系统已有累加器的复用可节省硬件成本开销。; 关键词阵列乘法器内建自测试时延故障测试通路时延故障单跳变序列; Keywords Array multiplier Built-In Self-Test （BIST） Delay fault test Path delay fault Single input change sequences; 分类号 TN407 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	基于累加器的时延故障单跳变测试序列生成	杨德才谢永乐陈光	《电子测量与仪器学报》 CSCD	2007	3	在线阅读下载PDF 职称材料
2	单跳变敏化	李华伟李忠诚闵应骅	《计算机辅助设计与图形学学报》 EI CSCD 北大核心	2000	1	在线阅读下载PDF 职称材料
3	累加器实现的时延故障单跳变测试序列生成	杨德才陈光 谢永乐	《电子科技大学学报》 EI CAS CSCD 北大核心	2008	0	在线阅读下载PDF 职称材料
4	一种采用单双跳变的低功耗确定性BIST方案	张建伟丁秋红周彬滕飞马万里王政操陈晓明李志远	《哈尔滨工业大学学报》 EI CAS CSCD 北大核心	2016	0	在线阅读下载PDF 职称材料
5	伪单输入跳变测试序列的测试生成器设计	陈卫兵汤兰	《沈阳工业大学学报》 EI CAS	2008	0	在线阅读下载PDF 职称材料
6	阵列乘法器通路时延故障的内建自测试	杨德才陈光 谢永乐	《电子与信息学报》 EI CSCD 北大核心	2009	2	在线阅读下载PDF 职称材料