检索结果-维普期刊中文期刊服务平台

一种高性能单精度浮点基-3蝶形运算单元的设计与实现被引量：5: 1; 作者禹霁阳李阳 +2 位作者黄丹龙腾刘伟《仪器仪表学报》 EI CAS CSCD 北大核心 2010年第12期2675-2681,共7页; 在分析现有蝶形计算单元算法的基础上,提出了一种有效的适用于基-3快速傅里叶变换(FFT)的单精度浮点蝶形计算单元流水设计方法。首先,应用Cooley-Tukey算法推导出了基-3蝶形单元的简化公式;然后,通过引入最小资源固定乘数乘法算法,把蝶... 展开更多; 关键词蝶形计算单精度浮点 FPGA CSD; 在线阅读下载PDF 职称材料

基于FPGA单精度浮点乘法器的设计实现与测试被引量：3: 2; 作者吕律易清明刘光昌《暨南大学学报（自然科学与医学版）》 CAS CSCD 2004年第3期302-309,共8页; 采用VHDL语言,在FPGA上实现了单精度浮点乘法器的3种算法———基本的迭代算法、阵列算法和Booth算法,并对以上3种算法的运算速度进行了测试和比较,通过时序图说明Booth算法的优越性,并根据软件测试中的判定覆盖提出了一种测试单精度浮... 展开更多; 关键词 VHDL语言单精度浮点乘法器判定覆盖测试; 在线阅读下载PDF 职称材料

基于Karatsuba和Vedic算法的快速单精度浮点乘法器: 3; 作者易清明符清杆 +2 位作者石敏骆爱文陈嘉文《电子科技大学学报》 EI CAS CSCD 北大核心 2021年第3期368-374,共7页; 针对现有的单精度浮点乘法器存在运算速度慢的问题,该文设计了一种融合Karatsuba算法和Vedic算法两者优点的快速单精度浮点乘法器。该文利用Karatsuba算法减少单精度浮点乘法器的乘法运算次数,将24 bit尾数的乘法运算分解为少位数乘法运... 展开更多; 关键词 Karatsuba算法乘法运算最大运行时钟频率单精度浮点乘法器 Vedic算法; 在线阅读下载PDF 职称材料

单精度浮点加法器的FPGA实现: 4; 作者王顺戴瑜兴《现代电子技术》 2009年第8期8-10,共3页; 在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块便于流水设计的实现。所以... 展开更多; 关键词 IEEE 754 单精度浮点加法运算 FPGA; 在线阅读下载PDF 职称材料

基于FPGA的高速浮点FFT/IFFT处理器设计与实现被引量：7: 5; 作者苏斌刘畅潘志刚《中国科学院大学学报（中英文）》 CAS CSCD 北大核心 2015年第2期259-263,共5页; 设计一种基于FPGA的改进的并行FFT/IFFT蝶形运算结构.该结构采用按时间抽选的FFT基-2蝶形算法对IEEE单精度浮点数构成的复数进行8路并行处理.利用Xilinx ISE13.1软件完成FFT/IFFT处理器的设计,并在Virtex6硬件平台上进行验证.结果表明,... 展开更多; 关键词 FPGA 单精度浮点 FFT/IFFT 基-2蝶形算法并行结构; 在线阅读下载PDF 职称材料

一种基于SRT-8算法的SIMD浮点除法器的设计与实现: 6; 作者邓子椰陈书明 +1 位作者彭元喜雷元武《计算机工程与科学》 CSCD 北大核心 2014年第5期797-803,共7页; 在科学计算、数字信号处理、通信和图像处理等应用中,除法运算是常用的基本操作之一。基于SRT-8除法算法,设计一个SIMD结构的IEEE-754标准浮点除法器,在同一硬件平台上能够实现双精度浮点除法和两个并行的单精度浮点除法。通过优化SRT-... 展开更多; 关键词 SRT-8 浮点除法器双精度浮点 SIMD单精度浮点; 在线阅读下载PDF 职称材料

多处理部件并行优化方法研究: 7; 作者李钊郑红《计算机工程》 CAS CSCD 2014年第9期305-311,共7页; 针对多处理单元(PE)并行优化中运行时间和资源消耗随PE数量变化而增加的问题,分析多PE并行中运行时间和资源消耗随PE数量的变化规律,建立基于运行时间和资源消耗的优化目标函数,并从理论上证明优化目标函数最小值的存在性和唯一性,提出... 展开更多; 关键词多处理单元并行优化方法运行时间资源消耗灰度共生矩阵单精度浮点矩阵乘法; 在线阅读下载PDF 职称材料

一种高效纹理映射单元的硬件体系结构设计被引量：3: 8; 作者赵国宇郭炜 +1 位作者常轶松魏继增《计算机工程》 CAS CSCD 2013年第5期92-95,105,共5页; 针对嵌入式纹理映射过程中处理速度慢和存储带宽对系统性能制约等问题,提出一种专用纹理映射单元体系结构,对单精度浮点除法器和纹理Cache进行优化设计。采用较小查找表结合二次多项式逼近算法实现浮点除法运算,根据纹理采样的不同方式... 展开更多; 关键词纹理映射透视投影纹理Cache 纹理采样单精度浮点除法器; 在线阅读下载PDF 职称材料

一种小面积的基-3蝶形单元设计被引量：1: 9; 作者马翠梅陈禾杜青《北京理工大学学报》 EI CAS CSCD 北大核心 2013年第10期1067-1071,共5页; 为减少该蝶形单元在硬件实现中的资源消耗,提出了一种基于单精度浮点运算的基-3蝶形单元设计.采用兼容缩放的方法来解决该蝶形单元中乘法运算,其中槡3采用的缩放因子为223.与槡3的乘法操作采用有限个定点加法器来实现.通过理论分析,该... 展开更多; 关键词单精度浮点基-3 FFT 兼容缩放硬件资源; 在线阅读下载PDF 职称材料

题名一种高性能单精度浮点基-3蝶形运算单元的设计与实现被引量：5: 1; 作者禹霁阳李阳黄丹龙腾刘伟; 机构北京理工大学信息与电子学院雷达技术研究所; 出处《仪器仪表学报》 EI CAS CSCD 北大核心 2010年第12期2675-2681,共7页; 文摘在分析现有蝶形计算单元算法的基础上,提出了一种有效的适用于基-3快速傅里叶变换(FFT)的单精度浮点蝶形计算单元流水设计方法。首先,应用Cooley-Tukey算法推导出了基-3蝶形单元的简化公式;然后,通过引入最小资源固定乘数乘法算法,把蝶形计算单元中和3点DFT矩阵的浮点复数乘法转化为有限的定点加法计算,结合经典单精度浮点乘法和加法结构实现了基-3FFT蝶形单元的设计。相比于传统算法结构降低了浮点操作的占用,节省了实现中需要的硬件资源。仿真实验和工程应用的结果表明,不论相比于通用机的软件实现还是其他硬件实现结构,提出的设计都能在满足计算精度的基础上保证系统计算的实时性。; 关键词蝶形计算单精度浮点 FPGA CSD; Keywords butterfly-computing single precision floating-point FPGA CSD; 分类号 TN431.2 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名基于FPGA单精度浮点乘法器的设计实现与测试被引量：3: 2; 作者吕律易清明刘光昌; 机构暨南大学电子工程系; 出处《暨南大学学报（自然科学与医学版）》 CAS CSCD 2004年第3期302-309,共8页; 文摘采用VHDL语言,在FPGA上实现了单精度浮点乘法器的3种算法———基本的迭代算法、阵列算法和Booth算法,并对以上3种算法的运算速度进行了测试和比较,通过时序图说明Booth算法的优越性,并根据软件测试中的判定覆盖提出了一种测试单精度浮点乘法器的方法.; 关键词 VHDL语言单精度浮点乘法器判定覆盖测试; Keywords VHDL single precision floating point multiplier judging coverage; 分类号 TN911.72 [电子电信—通信与信息系统]; 在线阅读下载PDF 职称材料

题名基于Karatsuba和Vedic算法的快速单精度浮点乘法器: 3; 作者易清明符清杆石敏骆爱文陈嘉文; 机构暨南大学信息科学技术学院泰斗微电子科技有限公司; 出处《电子科技大学学报》 EI CAS CSCD 北大核心 2021年第3期368-374,共7页; 基金中央高校基本科研业务费专项(21620353) 羊城创新创业领军人才支持计划的资助(2019019)。; 文摘针对现有的单精度浮点乘法器存在运算速度慢的问题,该文设计了一种融合Karatsuba算法和Vedic算法两者优点的快速单精度浮点乘法器。该文利用Karatsuba算法减少单精度浮点乘法器的乘法运算次数,将24 bit尾数的乘法运算分解为少位数乘法运算,获得基于3 bit和4 bit的尾数乘法架构;进一步地,利用Vedic算法对单精度浮点乘法器的尾数乘法架构进行优化,利用复杂度低、速度快的加法器实现了Karatsuba算法分解后的3 bit和4 bit的两个基本乘法运算,提高了运算速度。仿真及FPGA验证结果表明,该文设计的单精度浮点乘法器相对于基于传统的Karatsuba算法的单精度浮点乘法器、基于Vedic算法的单精度浮点乘法器,其最大运行时钟频率分别提高了约5倍和2倍。; 关键词 Karatsuba算法乘法运算最大运行时钟频率单精度浮点乘法器 Vedic算法; Keywords Karatsuba algorithm multiplication-operation maximum operating clock frequency single-precision floating-point multiplier Vedic algorithm; 分类号 TP332 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名单精度浮点加法器的FPGA实现: 4; 作者王顺戴瑜兴; 机构湖南大学电气与信息工程学院; 出处《现代电子技术》 2009年第8期8-10,共3页; 文摘在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块便于流水设计的实现。所以这里所介绍的单精度浮点加法器具有很强的运算处理能力。; 关键词 IEEE 754 单精度浮点加法运算 FPGA; Keywords IEEE 754 single precision floating point addition FPGA; 分类号 TP368.1 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名基于FPGA的高速浮点FFT/IFFT处理器设计与实现被引量：7: 5; 作者苏斌刘畅潘志刚; 机构中国科学院电子学研究所中国科学院大学; 出处《中国科学院大学学报（中英文）》 CAS CSCD 北大核心 2015年第2期259-263,共5页; 基金国家自然科学基金(61100201)资助; 文摘设计一种基于FPGA的改进的并行FFT/IFFT蝶形运算结构.该结构采用按时间抽选的FFT基-2蝶形算法对IEEE单精度浮点数构成的复数进行8路并行处理.利用Xilinx ISE13.1软件完成FFT/IFFT处理器的设计,并在Virtex6硬件平台上进行验证.结果表明,利用这种8路并行结构设计的FFT/IFFT处理器可在合理利用硬件资源的同时提高运算速度及精度.; 关键词 FPGA 单精度浮点 FFT/IFFT 基-2蝶形算法并行结构; Keywords FPGA single precision floating FFT / IFFT Radix-2 algorithm parallel structure; 分类号 TN911 [电子电信—通信与信息系统]; 在线阅读下载PDF 职称材料

题名一种基于SRT-8算法的SIMD浮点除法器的设计与实现: 6; 作者邓子椰陈书明彭元喜雷元武; 机构国防科学技术大学计算机学院; 出处《计算机工程与科学》 CSCD 北大核心 2014年第5期797-803,共7页; 文摘在科学计算、数字信号处理、通信和图像处理等应用中,除法运算是常用的基本操作之一。基于SRT-8除法算法,设计一个SIMD结构的IEEE-754标准浮点除法器,在同一硬件平台上能够实现双精度浮点除法和两个并行的单精度浮点除法。通过优化SRT-8迭代除法结构,提出商选择和余数加法的并行处理,并采用商数字存储技术降低迭代除法的计算延时,提高频率。同时,采用复用策略减少硬件资源开销,节省面积。实验表明,在40nm工艺下,本设计综合cell面积为18 601.968 1μm2,运行频率可达2.5GHz,相对传统的SRT-8实现关键延迟减少了23.81%。; 关键词 SRT-8 浮点除法器双精度浮点 SIMD单精度浮点; Keywords SRT-8 SIMD floating-point division double precision floating-point SIMD single precisionfloating-point; 分类号 TP303 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名多处理部件并行优化方法研究: 7; 作者李钊郑红; 机构北京航空航天大学自动化科学与电气工程学院; 出处《计算机工程》 CAS CSCD 2014年第9期305-311,共7页; 基金国家自然科学基金资助项目(60543006) 博士点基金资助项目(201003259) 光电信息重点实验室基金资助项目(9140C150105100C1502); 文摘针对多处理单元(PE)并行优化中运行时间和资源消耗随PE数量变化而增加的问题,分析多PE并行中运行时间和资源消耗随PE数量的变化规律,建立基于运行时间和资源消耗的优化目标函数,并从理论上证明优化目标函数最小值的存在性和唯一性,提出基于运行时间与资源消耗的多PE并行优化方法。该优化方法可在最小资源消耗的情况下实现运行时间的最优化。利用灰度共生矩阵和单精度浮点矩阵乘法的多PE优化方法进行验证。实验结果表明,多PE并行的优化方法实现了运行时间和资源消耗的优化,在运行时间上该方法比已有方法最高快6.79倍,在运行时间和资源消耗的综合对比上该方法最高为已有方法的3.3倍,能够实现基于运行时间和资源消耗的优化。; 关键词多处理单元并行优化方法运行时间资源消耗灰度共生矩阵单精度浮点矩阵乘法; Keywords multiple Processing Element（PE）in parallel optimization method runtime area consumption gray level co-occurrence matrix single float matrix multiplication; 分类号 TP316 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名一种高效纹理映射单元的硬件体系结构设计被引量：3: 8; 作者赵国宇郭炜常轶松魏继增; 机构天津大学电子信息工程学院天津大学计算机科学与技术学院; 出处《计算机工程》 CAS CSCD 2013年第5期92-95,105,共5页; 基金国家自然科学基金资助项目(61070136) 教育部博士点专项科研基金资助项目(20110032120037 20100032110041); 文摘针对嵌入式纹理映射过程中处理速度慢和存储带宽对系统性能制约等问题,提出一种专用纹理映射单元体系结构,对单精度浮点除法器和纹理Cache进行优化设计。采用较小查找表结合二次多项式逼近算法实现浮点除法运算,根据纹理采样的不同方式,对纹理Cache的映射方式在直接映射、两路组关联和四路组关联之间进行动态配置。对纹理映射单元在SMIC0.13μm CMOS工艺下进行仿真,结果表明,纹理映射模块工作主频可达313 MHz,对于480×640像素,帧率可达51 f/s,能够满足移动设备对实时渲染的需求。; 关键词纹理映射透视投影纹理Cache 纹理采样单精度浮点除法器; Keywords texture mapping perspective projection texture Cache texture sampling single-precision floating-point divider; 分类号 TP311 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名一种小面积的基-3蝶形单元设计被引量：1: 9; 作者马翠梅陈禾杜青; 机构北京理工大学信息与电子学院; 出处《北京理工大学学报》 EI CAS CSCD 北大核心 2013年第10期1067-1071,共5页; 基金国家部委预研项目; 文摘为减少该蝶形单元在硬件实现中的资源消耗,提出了一种基于单精度浮点运算的基-3蝶形单元设计.采用兼容缩放的方法来解决该蝶形单元中乘法运算,其中槡3采用的缩放因子为223.与槡3的乘法操作采用有限个定点加法器来实现.通过理论分析,该方法减少了加法器的个数,同时减少了寄存器的数量.通过对比得出,本文采用的方法在原有的基础上减少了1个加法器和2个48位寄存器.此外,基-3蝶形单元采用降低乘法操作数目的实现形式,使得与实数相乘的乘法数目由原来的4个降为2个.实验结果表明,本文采用的方法节省了基-3蝶形单元实现所需的硬件资源,为降低基-3FFT实现的资源消耗打下了基础.; 关键词单精度浮点基-3 FFT 兼容缩放硬件资源; Keywords single floating radix-3 FFT compatible scaling hardware resource; 分类号 TP47 [自动化与计算机技术]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	一种高性能单精度浮点基-3蝶形运算单元的设计与实现	禹霁阳李阳黄丹龙腾刘伟	《仪器仪表学报》 EI CAS CSCD 北大核心	2010	5	在线阅读下载PDF 职称材料
2	基于FPGA单精度浮点乘法器的设计实现与测试	吕律易清明刘光昌	《暨南大学学报（自然科学与医学版）》 CAS CSCD	2004	3	在线阅读下载PDF 职称材料
3	基于Karatsuba和Vedic算法的快速单精度浮点乘法器	易清明符清杆石敏骆爱文陈嘉文	《电子科技大学学报》 EI CAS CSCD 北大核心	2021	0	在线阅读下载PDF 职称材料
4	单精度浮点加法器的FPGA实现	王顺戴瑜兴	《现代电子技术》	2009	0	在线阅读下载PDF 职称材料
5	基于FPGA的高速浮点FFT/IFFT处理器设计与实现	苏斌刘畅潘志刚	《中国科学院大学学报（中英文）》 CAS CSCD 北大核心	2015	7	在线阅读下载PDF 职称材料
6	一种基于SRT-8算法的SIMD浮点除法器的设计与实现	邓子椰陈书明彭元喜雷元武	《计算机工程与科学》 CSCD 北大核心	2014	0	在线阅读下载PDF 职称材料
7	多处理部件并行优化方法研究	李钊郑红	《计算机工程》 CAS CSCD	2014	0	在线阅读下载PDF 职称材料
8	一种高效纹理映射单元的硬件体系结构设计	赵国宇郭炜常轶松魏继增	《计算机工程》 CAS CSCD	2013	3	在线阅读下载PDF 职称材料
9	一种小面积的基-3蝶形单元设计	马翠梅陈禾杜青	《北京理工大学学报》 EI CAS CSCD 北大核心	2013	1	在线阅读下载PDF 职称材料