-
题名EPIC微体系结构的存储级并行执行模型的研究
被引量：1
- 1
-
-
作者
邓让钰
陈海燕
邢座程
谢伦国
曾献君
-
机构
国防科学技术大学计算机学院
-
出处
《计算机学报》
EI
CSCD
北大核心
2007年第1期74-80,共7页
-
基金
国家"八六三"高技术研究发展计划项目基金(2002AA110020)
国家自然科学基金(90207011)资助.
-
文摘
描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explicit Parallel Instruction Computing,EPIC)微处理器实现一定程度的乱序执行,解决了传统超长指令字(Very Long Instruction Word,VLI W)锁步执行的缺陷,可以充分利用结构中的大量计算和存储资源,最大化隐藏存储延迟、提高MLP.
-
关键词
显示并行指令计算
单位延迟
非单位延迟
存储级并行
优化的锁步执行模型
-
Keywords
EPIC
unit access latency
non-unit access latency
memory level parallelism
optimized lock-step execution model
-
分类号
TP302
[自动化与计算机技术—计算机系统结构]
-
-
题名片上二维网络互连性能分析
被引量：8
- 2
-
-
作者
王炜
乔林
杨广文
汤志忠
-
机构
清华大学计算机科学与技术系
-
出处
《计算机研究与发展》
EI
CSCD
北大核心
2009年第10期1601-1611,共11页
-
基金
国家自然科学基金项目(60573100
60573110
+4 种基金
60673152
60773149)
国家"八六三"高技术研究发展计划基金项目(2006AA01A101
2008AA01Z108)
国家"九七三"重点基础研究发展计划基金项目(2007CB310900)~~
-
文摘
片上互连网络已日益成为影响片上多处理器性能的重要因素之一.几乎所有的互连结构均是在二维网络的基础上演变发展而来的.首先分析了几种常见的内部结点度均为4的二维网络的静态特性,提出了一种新的二维片上网络互连路由结构和通信协议,基于全局均匀随机通信模型,通过改变网络规模和变换通信强度,分析了不同结构网络的动态特性,然后用链接数表示通信成本,提出了一种新的网络互连综合性能评估指标网络单位成本延迟负载能力,最后对二维网络片上互连的综合性能进行了对比分析,指出了其各自适用的场合.
-
关键词
片上多处理器
片上网络
拓扑
性能分析
单位成本延迟负载能力
-
Keywords
chip multiprocessor
networks-on-chip
topology
performance analysis
load capacity percost-delay product
-
分类号
TP393.03
[自动化与计算机技术—计算机应用技术]
-
