新型高速低功耗动态比较器 被引量：5

1

作者 林武平 郭良权 +1 位作者 于宗光 黄召军 《半导体技术》 CAS CSCD 北大核心 2008年第12期1119-1122,1147,共5页

基于预放大锁存理论,提出了一种新型高速低功耗动态比较器。该比较器采用预放大级、动态锁存器及输出缓冲级构成的三级结构,与传统比较器不同,该比较器采用了一种新型动态结构作为输出缓冲级以实现高速低功耗。在CSMC 0.5μm/5 V Si CMO... 基于预放大锁存理论,提出了一种新型高速低功耗动态比较器。该比较器采用预放大级、动态锁存器及输出缓冲级构成的三级结构,与传统比较器不同,该比较器采用了一种新型动态结构作为输出缓冲级以实现高速低功耗。在CSMC 0.5μm/5 V Si CMOS工艺模型下,采用Hspice对电路进行模拟。结果表明在100 MHz的时钟下,精度可达0.2 mV,功耗仅为1.12 mW。 展开更多

关键词 动态比较器 正反馈 差分放大器 高速低功耗

在线阅读 下载PDF 职称材料

一种低功耗高精度CMOS动态比较器设计与实现 被引量：2

2

作者 张文忠 包兴 +2 位作者 姚素英 李树荣 徐江涛 《传感技术学报》 CAS CSCD 北大核心 2005年第1期132-135,139,共5页

设计了一种全差分动态比较器。比较器是前置放大器与动态锁存器组成的开关电容电路。在四相互不交叠时钟控制下 ,前置放大器完成对输入信号采样、放大 ,高增益提高了比较器的精度 ,采用正反馈结构提高了比较器的速度。文中分析了引起失... 设计了一种全差分动态比较器。比较器是前置放大器与动态锁存器组成的开关电容电路。在四相互不交叠时钟控制下 ,前置放大器完成对输入信号采样、放大 ,高增益提高了比较器的精度 ,采用正反馈结构提高了比较器的速度。文中分析了引起失调的原因 ,结合版图给出了减小失调的方法。分析和模拟结果表明比较器输入动态范围为 2V ,失调电压降低到 3 5mV ,达到了 8bit精度要求 ,同时实现了 0 . 4 8mW的功耗。 展开更多

关键词 动态比较器 开关电容 流水线ADC 失调电压

在线阅读 下载PDF 职称材料

低失调低踢回噪声双尾动态比较器设计 被引量：4

3

作者 周万兴 刘昱 王云峰 《传感器与微系统》 CSCD 2019年第7期76-78,共3页

对传统双尾动态比较器的预放大器的增益进行了近似分析,提出了具有高预放大器增益和低输入参考失调电压的新型比较器。所提出的比较器对踢回噪声具有低灵敏度,因为在预放大器的输入和输出之间存在一个高阻抗路径,在TSMC 0. 18μm工艺和1... 对传统双尾动态比较器的预放大器的增益进行了近似分析,提出了具有高预放大器增益和低输入参考失调电压的新型比较器。所提出的比较器对踢回噪声具有低灵敏度,因为在预放大器的输入和输出之间存在一个高阻抗路径,在TSMC 0. 18μm工艺和1. 8 V的电源电压下,对比了不同的比较器并进行了仿真验证。仿真结果表明:踢回噪声为3 mV,且所提出的比较器具有低功耗和低输入参考失调电压的优势,所提出的比较器适用于低踢回噪声、低失调的应用领域。 展开更多

关键词 双尾电流 动态比较器 低失调 踢回噪声

在线阅读 下载PDF 职称材料

一种基于数字DAC校准的低失调动态比较器

4

作者 安康 李晋文 +2 位作者 刘尧 常利平 梁斌 《计算机工程与科学》 CSCD 北大核心 2016年第4期656-660,共5页

提出一种基于二进制加权电容DAC阵列的比较器校准技术,并基于该技术65nm CMOS工艺下设计实现了一款低功耗高精度动态比较器。基于版图数据的模拟仿真结果表明,在1.2V的工作电压下,该校准技术可以将失调电压降低至0.25mV以下,功耗为0.33... 提出一种基于二进制加权电容DAC阵列的比较器校准技术,并基于该技术65nm CMOS工艺下设计实现了一款低功耗高精度动态比较器。基于版图数据的模拟仿真结果表明,在1.2V的工作电压下,该校准技术可以将失调电压降低至0.25mV以下,功耗为0.33μW,功耗开销增大57%。 展开更多

关键词 失调电压 失配 动态比较器 校准

在线阅读 下载PDF 职称材料

基于动态转矩滞环的TLDMC-PMSM直接转矩控制 被引量：11

5

作者 程启明 陈路 +2 位作者 程尹曼 孙伟莎 李涛 《中国电机工程学报》 EI CSCD 北大核心 2019年第5期1488-1498,共11页

针对矩阵变换器永磁同步电机直接转矩控制系统中定子磁链在扇区分界处出现磁链畸变、幅值失调的现象,提出一种基于动态转矩滞环比较器的三电平直接矩阵变换器永磁同步电机直接转矩控制方法。首先阐述传统矩阵变换器直接转矩控制的原理;... 针对矩阵变换器永磁同步电机直接转矩控制系统中定子磁链在扇区分界处出现磁链畸变、幅值失调的现象,提出一种基于动态转矩滞环比较器的三电平直接矩阵变换器永磁同步电机直接转矩控制方法。首先阐述传统矩阵变换器直接转矩控制的原理;其次,分析低速下定子磁链幅值失调的问题,提出动态转矩滞环的方法;然后,为进一步降低转矩脉动和共模电压,将所提方法应用于三电平直接矩阵变换器,并推导出新的开关表;最后,通过Matlab/Simulink仿真软件和硬件实验平台验证所提方法的可行性和优越性。与传统矩阵变换器直接转矩控制方法相比,所提的控制方法对转矩和磁链控制性能有较大提升。 展开更多

关键词 永磁同步电机 动态滞环比较器 三电平直接矩阵变换器 磁链畸变 直接转矩控制

在线阅读 下载PDF 职称材料

用于GEM-TPC探测器读出芯片的10 bit20 MSPS SAR ADC设计

6

作者 孙志坤 千奕 +6 位作者 杨鸣宇 佘乾顺 赵红赟 蒲天磊 陆伟建 刘政强 张家瑞 《电子科技大学学报》 EI CAS CSCD 北大核心 2024年第4期481-486,共6页

随着大面积气体电子倍增器——时间投影室探测器的不断发展,其对读出电子学的密度和集成度要求越来越高。基于180 nm的CMOS工艺设计完成了一款10 bit、20 MSPS的逐次逼近寄存器型模数转换器原型芯片。利用该芯片结合模拟前端模块和数字... 随着大面积气体电子倍增器——时间投影室探测器的不断发展,其对读出电子学的密度和集成度要求越来越高。基于180 nm的CMOS工艺设计完成了一款10 bit、20 MSPS的逐次逼近寄存器型模数转换器原型芯片。利用该芯片结合模拟前端模块和数字信号处理器,可实现全数字化的前端读出专用集成电路用于GEM-TPC的读出。该ADC主要由DAC模块、动态比较器模块、异步时钟生成模块和SAR逻辑模块构成。仿真结果表明,输入信号频率为1.836 MHz时,ENOB为8.61 bit,内核功耗约为3.3 mW/Ch。 展开更多

关键词 GEM-TPC ASIC SAR ADC 自举开关 动态比较器 异步SAR逻辑

在线阅读 下载PDF 职称材料

基于0.6μm工艺的流水线模数转换器设计 被引量：1

7

作者 陈曦 何乐年 +1 位作者 张鲁 尹坤 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2006年第6期1080-1084,共5页

为了实现10位高性能和低功耗的流水线模拟数字转换器ADC,提出了基于0.6微米互补型金属氧化物半导体(CMOS)混合信号工艺的电路设计方法.在信号输入端设置了采样保持放大器(SHA),级电路中采用了低功耗运算跨导放大器(OTA)和动态比较器,并... 为了实现10位高性能和低功耗的流水线模拟数字转换器ADC,提出了基于0.6微米互补型金属氧化物半导体(CMOS)混合信号工艺的电路设计方法.在信号输入端设置了采样保持放大器(SHA),级电路中采用了低功耗运算跨导放大器(OTA)和动态比较器,并且使用了采样电容优化技术和数字校正技术.测试结果表明,在20MHz采样率和5 MHz输入信号频率条件下,由该方法设计的ADC可以达到58 dB的信号噪声失调比(SNDR),相当于9.38个有效位数(ENOB),并且在5 V供电电压下的功耗仅为49 mW,达到了高SNDR性能、高线性度和低功耗的设计要求. 展开更多

关键词 模数转换器 采样保持电路 动态比较器 电容优化

在线阅读 下载PDF 职称材料

流水线ADC低功耗结构研究

8

作者 李博 李哲英 《半导体技术》 CAS CSCD 北大核心 2007年第2期162-166,共5页

介绍了一种50 MHz,10位,5V流水线模数转换器的设计。为实现低功耗设计目标,将比较器和OTA作为主要优化对象,采用改进的动态比较结构和套筒式余量放大器(OTA)分别实现上述功能。本设计在0．5μm CMOS工艺下实现,工作在50 MHz条件下功耗为... 介绍了一种50 MHz,10位,5V流水线模数转换器的设计。为实现低功耗设计目标,将比较器和OTA作为主要优化对象,采用改进的动态比较结构和套筒式余量放大器(OTA)分别实现上述功能。本设计在0．5μm CMOS工艺下实现,工作在50 MHz条件下功耗为190 mW。 展开更多

关键词 模数转换器 低功耗 流水线 套筒式余量放大器 动态比较器

在线阅读 下载PDF 职称材料

低功耗10位100MHz流水线A/D转换器设计

9

作者 贺炜 《现代电子技术》 2010年第18期4-8,共5页

介绍了一个10位100 MHz,1.8 V的流水线结构模/数转换器(ADC),该ADC运用相邻级运算放大器共享技术和逐级电容缩减技术,可以大大减小芯片的功耗和面积。电路采用级联1个高性能前置采样保持单元和4个运放共享的1.5位/级MDAC,并采用栅压自... 介绍了一个10位100 MHz,1.8 V的流水线结构模/数转换器(ADC),该ADC运用相邻级运算放大器共享技术和逐级电容缩减技术,可以大大减小芯片的功耗和面积。电路采用级联1个高性能前置采样保持单元和4个运放共享的1.5位/级MDAC,并采用栅压自举开关和动态比较器来缩减功耗。结果显示,在输入频率达到奈奎斯特频率范围内,整个ADC的有效位数始终高于9位。电路使用TSMC 0.18μm 1P6 M CMOS工艺,在100 MHz的采样频率下,功耗仅为45 mW。 展开更多

关键词 流模/数转换器 运放共享 栅压自举开关 动态比较器

在线阅读 下载PDF 职称材料

用于8位80MS/s模数转换器的增益数模单元电路 被引量：2

10

作者 董嗣万 朱樟明 +1 位作者 刘敏杰 杨银堂 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2016年第1期162-166,172,共6页

提出了一种针对高速中精度模数转换器的增益数模单元电路优化设计,满足8位80MS/s流水线模数转换器的要求.通过优化设计一种改进传输门开关,提高了增益数模单元电路的线性度;针对高增益两级宽带运算放大器,提出了一种宽带运算放大器优化... 提出了一种针对高速中精度模数转换器的增益数模单元电路优化设计,满足8位80MS/s流水线模数转换器的要求.通过优化设计一种改进传输门开关,提高了增益数模单元电路的线性度;针对高增益两级宽带运算放大器,提出了一种宽带运算放大器优化设计方法,能有效地优化运算放大器的建立时间和功耗;优化设计了一种高速低功耗动态比较器,在提高速度方面具有优势.基于0.18μm 1.8V CMOS工艺完成了增益数模单元及8位80MS/s流水线模数转换器的流片验证,测试结果表明,在80MHz采样频率下,输入信号频率为35MHz时,模数转换器的信号噪声失调比为48.9dB,有效位数为7.83位. 展开更多

关键词 增益数模单元 运放优化 传输门 动态比较器 流水线模数转换器

在线阅读 下载PDF 职称材料

应用于MEMS惯性器件的高精度Σ-Δ调制器 被引量：2

11

作者 李明昊 杨拥军 +1 位作者 任臣 付迪 《半导体技术》 CAS 北大核心 2021年第12期926-931,共6页

为了实现微电子机械系统(MEMS)惯性器件的高精度数字化输出,设计了一款单环5阶Σ-Δ调制器。利用Matlab在系统级完成了Σ-Δ调制器的结构设计,确定调制器为带有零点优化的级联积分器前馈(CIFF)结构,并在Simulink中完成了调制器非理想模... 为了实现微电子机械系统(MEMS)惯性器件的高精度数字化输出,设计了一款单环5阶Σ-Δ调制器。利用Matlab在系统级完成了Σ-Δ调制器的结构设计,确定调制器为带有零点优化的级联积分器前馈(CIFF)结构,并在Simulink中完成了调制器非理想模型的建立。在电路设计时,调制器整体采用全差分的开关电容电路来实现。为了降低整体调制器的噪声,在第1级积分器中加入了斩波稳定模块,并采用了具有低回踢噪声的动态比较器作为一位量化器。本设计在0.18μm BCD工艺下实现,工作电压为5 V、采样频率为500 kHz、过采样率为128时,调制器的功耗约为4.25 mW,有效位数为19.06 bit。 展开更多

关键词 微电子机械系统(MEMS)惯性器件 Σ-Δ调制器 斩波放大器 高速动态比较器 回踢噪声

在线阅读 下载PDF 职称材料

一种12位80MS/s CMOS流水线ADC设计

12

作者 师峰 李冬梅 《半导体技术》 CAS CSCD 北大核心 2009年第12期1235-1239,共5页

介绍了一种12 bit 80 MS/s流水线ADC的设计,用于基带信号处理,其中第一级采用了2.5 bit级电路,采样保持级采用了自举开关提高线性,后级电路采用了缩减技术,节省了芯片面积。采用了折叠增益自举运放,优化了运放的建立速度,节省了功耗。... 介绍了一种12 bit 80 MS/s流水线ADC的设计,用于基带信号处理,其中第一级采用了2.5 bit级电路,采样保持级采用了自举开关提高线性,后级电路采用了缩减技术,节省了芯片面积。采用了折叠增益自举运放,优化了运放的建立速度,节省了功耗。芯片采用HJTC0.18μm标准CMOS工艺,1.8 V电压供电,版图面积2.3 mm×1.4 mm。版图后仿真表明,ADC在8 MHz正弦信号1 V峰值输入下,可以达到11.10 bit有效精度,SFDR达到80.16 dB,整个芯片的功耗为155 mW。 展开更多

关键词 流水线 模数转换器 动态比较器 自举开关 缩减技术

在线阅读 下载PDF 职称材料

一种用于高速以太网芯片的模数转换器

13

作者 唐敏 邹勤丽 殷文雄 《计算机工程》 CAS CSCD 北大核心 2011年第S1期306-308,共3页

为满足以太网应用的需求,在1.8 V电源电压下设计一种8 bit 150 MS/s流水线结构的模数转换器。利用栅压自举开关保证电路的低失真和非线性,采用可自动去失调的采样保持电路消除运放失调电压的影响,通过动态比较器降低功耗。仿真结果表明... 为满足以太网应用的需求,在1.8 V电源电压下设计一种8 bit 150 MS/s流水线结构的模数转换器。利用栅压自举开关保证电路的低失真和非线性,采用可自动去失调的采样保持电路消除运放失调电压的影响,通过动态比较器降低功耗。仿真结果表明,该转换器的DNL与INL分别小于0.47 LSB和0.65 LSB,整个量化区间内无失码。当输入频率为19.5 MHz正弦波时,可获得52.3 dBc的无杂散动态范围、46.23 dB的信号噪声失真比和7.39 bit有效位数。 展开更多

关键词 流水线模数转换器 栅压自举开关 电流消除 动态比较器

在线阅读 下载PDF 职称材料

应用于生物电信号检测的低功耗SAR ADC电路设计 被引量：2

14

作者 陈磊 李天望 《传感器与微系统》 CSCD 2020年第11期64-66,70,共4页

为提高生物电信号检测系统的续航能力,设计了一种低功耗逐次逼近型模数转换器(SAR ADC)。为了降低SAR ADC的功耗,提出一种新型的数模转换器(DAC)开关切换策略。除了降低DAC部分的功耗外,还实现了DAC输出共模稳定,使得采用最简单的动态... 为提高生物电信号检测系统的续航能力,设计了一种低功耗逐次逼近型模数转换器(SAR ADC)。为了降低SAR ADC的功耗,提出一种新型的数模转换器(DAC)开关切换策略。除了降低DAC部分的功耗外,还实现了DAC输出共模稳定,使得采用最简单的动态锁存比较器就可满足要求。SAR ADC在UMC 80 nm CMOS工艺下进行设计和仿真,仿真结果表明:在1 V电源电压和200 k Hz的采样频率下,功耗为525 n W,有效位为9. 96,品质因数FOM值为2. 6 f J/Conv。 展开更多

关键词 生物电信号检测 逐次逼近型模数转换器 低功耗开关切换方式 共模稳定 动态锁存比较器

在线阅读 下载PDF 职称材料