期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
5
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
动态深度神经网络的硬件加速设计及FPGA实现
1
作者
王鹏
任轶群
+1 位作者
范毓洋
张嘉诚
《电讯技术》
北大核心
2024年第3期358-365,共8页
基于现场可编程门阵列(Field Programmable Gate Array,FPGA)实现的卷积神经网络由于具有优秀的目标识别能力,广泛应用在边缘设备。然而现有的神经网络部署多基于静态模型,因此存在无效特征提取、计算量增大、帧率降低等问题。为此,提...
基于现场可编程门阵列(Field Programmable Gate Array,FPGA)实现的卷积神经网络由于具有优秀的目标识别能力,广泛应用在边缘设备。然而现有的神经网络部署多基于静态模型,因此存在无效特征提取、计算量增大、帧率降低等问题。为此,提出了动态深度神经网络的实现方法。通过引入模型定点压缩技术和并行的卷积分块方法,并结合低延迟的数据调度策略,实现了高效卷积计算。同时对神经网络动态退出机制中引入的交叉熵损失函数,提出便于硬件实现的简化方法,设计专用的加速电路。根据所提方法,在Xilinx xc7z030平台部署了具有动态深度的ResNet110网络,平台最高可完成2.78×104 MOPS(Million Operations per Second)的乘积累加运算,并支持1.25 MOPS的自然指数运算和0.125 MOPS的对数运算,相较于i7-5960x处理器加速比达到287%,相较于NVIDIA TITAN X处理器加速比达到145%。
展开更多
关键词
边缘设备
动态深度神经网络
动态退出机制
硬件
加速
加速电路
在线阅读
下载PDF
职称材料
应用“三要素法”分析开关电路的教学探讨
2
作者
魏书禄
姚木云
《高校教育管理》
1985年第S1期56-65,共10页
具有一个独立贮能元件的开关电路中的过渡过程,常采用“二要素法”来分析。现结合教学中的实际电路,对下列问题加以进一步讨论。 一、“三要素法”的应用范围 众所周知,线性电路中只有一个独立的贮能元件时,电路的状态用下述的常系数微...
具有一个独立贮能元件的开关电路中的过渡过程,常采用“二要素法”来分析。现结合教学中的实际电路,对下列问题加以进一步讨论。 一、“三要素法”的应用范围 众所周知,线性电路中只有一个独立的贮能元件时,电路的状态用下述的常系数微分方程来描述:
展开更多
关键词
三要素法
开关
电
路
教学探讨
终值
时常数
贮能元件
阶跃激励
固定激励
实际
电
路
加速电路
在线阅读
下载PDF
职称材料
基于高层次融合的卷积神经网络FPGA硬件加速
被引量:
8
3
作者
魏楚亮
陈儒林
+1 位作者
高谦
孙正隆
《光学精密工程》
EI
CAS
CSCD
北大核心
2020年第5期1212-1219,共8页
为了解决神经网络前向传播过程中的硬件加速问题,设计了一套基于FPGA编程工具Vivado HLS开发的AlexNet神经网络前向传播硬件加速系统。该系统能够确保在达到相关应用要求的基础上,有效地节省开发时间并降低开发成本。系统基于高级计算...
为了解决神经网络前向传播过程中的硬件加速问题,设计了一套基于FPGA编程工具Vivado HLS开发的AlexNet神经网络前向传播硬件加速系统。该系统能够确保在达到相关应用要求的基础上,有效地节省开发时间并降低开发成本。系统基于高级计算机语言C++进行FPGA电路的仿真与开发,同时,灵活运用具有很高便捷性及可靠性的Vivado HLS中的PIPELINE和ARRAY_PARTITION指令进行系统优化。实验结果表明,AlexNet神经网络在本文所构建的FPGA加速系统上的运行时间为21.95 ms,比在传统GPU平台上的运行时70 ms少,运行速度要3倍以上。此外,每一层的网络都实现了分开封装操作,使系统可便捷地移植到其它成熟的卷积神经网络上,加速了深度学习在各类人工智能系统上的应用,在智能产业具有广泛的应用价值。
展开更多
关键词
深度学习
现场可编程门阵列
高层次融合
硬件
加速电路
在线阅读
下载PDF
职称材料
JXY—4节电消声欠压保护器的性能和注意事项
4
作者
韩永玲
《农村电工》
2005年第10期30-30,共1页
关键词
JXY-4节
电
消声欠压保护器
启动
电
路
吸持
电
路
加速
释放
电
路
交流接触器
在线阅读
下载PDF
职称材料
一种高速、高压PIN开关驱动器的设计
5
作者
汪亮
高火涛
+1 位作者
谭莹
张华君
《现代雷达》
CSCD
北大核心
2015年第3期59-62,共4页
介绍了一种新型高速、高压PIN开关驱动器,驱动器能够实现-12 V^240 V两种直流电压之间的快速切换,用于驱动大功率短波天线收发开关。大功率PIN开关驱动器面临的通病是工作不稳定和响应速度较慢等,新型驱动器通过加入延时电路和加速电路...
介绍了一种新型高速、高压PIN开关驱动器,驱动器能够实现-12 V^240 V两种直流电压之间的快速切换,用于驱动大功率短波天线收发开关。大功率PIN开关驱动器面临的通病是工作不稳定和响应速度较慢等,新型驱动器通过加入延时电路和加速电路克服了以上难题。在实际电路测试中,驱动器最高稳定工作频率达2 k Hz,导通时间为8μs,截止时间为5.6μs。实验证明:新型驱动器能够很好地胜任于大功率、快速PIN开关的场合。
展开更多
关键词
高速
高压
天线收发开关
驱动器
延时
电
路
加速电路
在线阅读
下载PDF
职称材料
题名
动态深度神经网络的硬件加速设计及FPGA实现
1
作者
王鹏
任轶群
范毓洋
张嘉诚
机构
中国民航大学民航航空器适航审定技术重点实验室
中国民航大学电子信息与自动化学院
中国民航大学安全科学与工程学院
出处
《电讯技术》
北大核心
2024年第3期358-365,共8页
基金
国家重点研发计划(2021YFB1600600)
中央高校基本科研业务费(XJ2021003601)。
文摘
基于现场可编程门阵列(Field Programmable Gate Array,FPGA)实现的卷积神经网络由于具有优秀的目标识别能力,广泛应用在边缘设备。然而现有的神经网络部署多基于静态模型,因此存在无效特征提取、计算量增大、帧率降低等问题。为此,提出了动态深度神经网络的实现方法。通过引入模型定点压缩技术和并行的卷积分块方法,并结合低延迟的数据调度策略,实现了高效卷积计算。同时对神经网络动态退出机制中引入的交叉熵损失函数,提出便于硬件实现的简化方法,设计专用的加速电路。根据所提方法,在Xilinx xc7z030平台部署了具有动态深度的ResNet110网络,平台最高可完成2.78×104 MOPS(Million Operations per Second)的乘积累加运算,并支持1.25 MOPS的自然指数运算和0.125 MOPS的对数运算,相较于i7-5960x处理器加速比达到287%,相较于NVIDIA TITAN X处理器加速比达到145%。
关键词
边缘设备
动态深度神经网络
动态退出机制
硬件
加速
加速电路
Keywords
edge device
dynamic deep neural network
dynamic exit mechanism
hardware acceleration
accelerating circuit
分类号
TP302 [自动化与计算机技术—计算机系统结构]
TN79 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
应用“三要素法”分析开关电路的教学探讨
2
作者
魏书禄
姚木云
出处
《高校教育管理》
1985年第S1期56-65,共10页
文摘
具有一个独立贮能元件的开关电路中的过渡过程,常采用“二要素法”来分析。现结合教学中的实际电路,对下列问题加以进一步讨论。 一、“三要素法”的应用范围 众所周知,线性电路中只有一个独立的贮能元件时,电路的状态用下述的常系数微分方程来描述:
关键词
三要素法
开关
电
路
教学探讨
终值
时常数
贮能元件
阶跃激励
固定激励
实际
电
路
加速电路
分类号
G64 [文化科学—高等教育学]
在线阅读
下载PDF
职称材料
题名
基于高层次融合的卷积神经网络FPGA硬件加速
被引量:
8
3
作者
魏楚亮
陈儒林
高谦
孙正隆
机构
汕头大学电子工程系
深圳市人工智能与机器人研究院
香港中文大学(深圳)理工学院
出处
《光学精密工程》
EI
CAS
CSCD
北大核心
2020年第5期1212-1219,共8页
基金
广东省普通高校特色创新项目(No.2018KTSCX061)
揭阳市科技计划项目(No.2019007&2019065)
+1 种基金
广东省重大科技专项(No.2015B020233018)
深圳市人工智能与机器人研究院项目(No.2019-INT010)。
文摘
为了解决神经网络前向传播过程中的硬件加速问题,设计了一套基于FPGA编程工具Vivado HLS开发的AlexNet神经网络前向传播硬件加速系统。该系统能够确保在达到相关应用要求的基础上,有效地节省开发时间并降低开发成本。系统基于高级计算机语言C++进行FPGA电路的仿真与开发,同时,灵活运用具有很高便捷性及可靠性的Vivado HLS中的PIPELINE和ARRAY_PARTITION指令进行系统优化。实验结果表明,AlexNet神经网络在本文所构建的FPGA加速系统上的运行时间为21.95 ms,比在传统GPU平台上的运行时70 ms少,运行速度要3倍以上。此外,每一层的网络都实现了分开封装操作,使系统可便捷地移植到其它成熟的卷积神经网络上,加速了深度学习在各类人工智能系统上的应用,在智能产业具有广泛的应用价值。
关键词
深度学习
现场可编程门阵列
高层次融合
硬件
加速电路
Keywords
deep learning
Field Programmable Gate Array(FPGA)
high level synthesis
hardware acceleration circuits
分类号
TP18 [自动化与计算机技术—控制理论与控制工程]
TP391.4 [自动化与计算机技术—计算机应用技术]
在线阅读
下载PDF
职称材料
题名
JXY—4节电消声欠压保护器的性能和注意事项
4
作者
韩永玲
机构
江苏省邳州市供电公司
出处
《农村电工》
2005年第10期30-30,共1页
关键词
JXY-4节
电
消声欠压保护器
启动
电
路
吸持
电
路
加速
释放
电
路
交流接触器
分类号
TM77 [电气工程—电力系统及自动化]
在线阅读
下载PDF
职称材料
题名
一种高速、高压PIN开关驱动器的设计
5
作者
汪亮
高火涛
谭莹
张华君
机构
武汉大学电子信息学院
出处
《现代雷达》
CSCD
北大核心
2015年第3期59-62,共4页
文摘
介绍了一种新型高速、高压PIN开关驱动器,驱动器能够实现-12 V^240 V两种直流电压之间的快速切换,用于驱动大功率短波天线收发开关。大功率PIN开关驱动器面临的通病是工作不稳定和响应速度较慢等,新型驱动器通过加入延时电路和加速电路克服了以上难题。在实际电路测试中,驱动器最高稳定工作频率达2 k Hz,导通时间为8μs,截止时间为5.6μs。实验证明:新型驱动器能够很好地胜任于大功率、快速PIN开关的场合。
关键词
高速
高压
天线收发开关
驱动器
延时
电
路
加速电路
Keywords
high speed
high voltage
antenna transceiver switch
driving circuit
time delay circuit
acceleration circuit
分类号
TM564 [电气工程—电器]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
动态深度神经网络的硬件加速设计及FPGA实现
王鹏
任轶群
范毓洋
张嘉诚
《电讯技术》
北大核心
2024
0
在线阅读
下载PDF
职称材料
2
应用“三要素法”分析开关电路的教学探讨
魏书禄
姚木云
《高校教育管理》
1985
0
在线阅读
下载PDF
职称材料
3
基于高层次融合的卷积神经网络FPGA硬件加速
魏楚亮
陈儒林
高谦
孙正隆
《光学精密工程》
EI
CAS
CSCD
北大核心
2020
8
在线阅读
下载PDF
职称材料
4
JXY—4节电消声欠压保护器的性能和注意事项
韩永玲
《农村电工》
2005
0
在线阅读
下载PDF
职称材料
5
一种高速、高压PIN开关驱动器的设计
汪亮
高火涛
谭莹
张华君
《现代雷达》
CSCD
北大核心
2015
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部