期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
DDFS逻辑优化设计及Verilog实现
1
作者
史喆
杨银堂
《微电子学与计算机》
CSCD
北大核心
2004年第5期37-40,共4页
文章主要介绍了在直接数字频率合成器DDFS穴DirectDigitalFrequencySynthesizer雪系统中,为了提高芯片运算速度,加大输出带宽,减小芯片规模从而提高可靠性和提高频谱纯度等,而采用的优化方法及其VerilogHDL实现。
关键词
流水线
输入寄存器结构
加法器最低位修正
压缩存储查找表
在线阅读
下载PDF
职称材料
题名
DDFS逻辑优化设计及Verilog实现
1
作者
史喆
杨银堂
机构
西安电子科技大学微电子研究所
出处
《微电子学与计算机》
CSCD
北大核心
2004年第5期37-40,共4页
文摘
文章主要介绍了在直接数字频率合成器DDFS穴DirectDigitalFrequencySynthesizer雪系统中,为了提高芯片运算速度,加大输出带宽,减小芯片规模从而提高可靠性和提高频谱纯度等,而采用的优化方法及其VerilogHDL实现。
关键词
流水线
输入寄存器结构
加法器最低位修正
压缩存储查找表
Keywords
Pipeline, Register, Adjustment of the lowest carry bit, Look-up table compression
分类号
TN492 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
DDFS逻辑优化设计及Verilog实现
史喆
杨银堂
《微电子学与计算机》
CSCD
北大核心
2004
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
