-
题名基于加权数据通路的RTL级低功耗SoC设计
- 1
-
-
作者
杨恒伏
田祖伟
李勇帆
-
机构
湖南第一师范学院信息科学与工程系
国防科学技术大学计算机学院
-
出处
《计算机科学》
CSCD
北大核心
2011年第2期293-295,共3页
-
基金
国家自然科学基金项目(61073191)
湖南省科技计划项目(2008GK3134)
+1 种基金
湖南省自然科学基金项目(10JJ6090)
湖南省高校科技创新团队支持计划([2010]212)资助。
-
文摘
低功耗是SoC设计与评估的重要技术指标之一,现利用加权数据通路,提出一种新的低功耗SoC设计方法。该算法首先利用程序切片技术提取RTL级数据通路,然后采用贝叶斯网络训练获得各数据通路的权重(使用频率),以形成加权数据通路,最后根据各路径权值控制门控信号的产生,对权值小的通路优先插入门控逻辑或合并门控逻辑,从而有效降低系统功耗。实验结果表明,该算法与已有ODC低功耗算法相比功耗平均下降8.38%,面积开销平均减少6.8%,同时数据通路的简化也使得算法计算负荷大幅下降。
-
关键词
SOC
低功耗设计
寄存器传输级
加权数据通路
-
Keywords
System on chip
Low power design
Register transfer level
Weighted datapath
-
分类号
TN47
[电子电信—微电子学与固体电子学]
TP332
[自动化与计算机技术—计算机系统结构]
-
