功耗-体系结构描述语言XP-ADL及其设计环境 被引量：2

1

作者 熊悦 李曦 +1 位作者 周学海 瞿晓明 《小型微型计算机系统》 CSCD 北大核心 2003年第8期1470-1473,共4页

降低计算机系统的功耗日益成为系统设计中的重要目标 ,可配置 VL IW体系结构在低功耗系统设计中具有显著的优势 .本文提出一种功耗 -体系结构描述语言 XP- ADL ,并介绍了基于该语言的体系结构设计环境 .XP- ADL语言将系统中各功能部件... 降低计算机系统的功耗日益成为系统设计中的重要目标 ,可配置 VL IW体系结构在低功耗系统设计中具有显著的优势 .本文提出一种功耗 -体系结构描述语言 XP- ADL ,并介绍了基于该语言的体系结构设计环境 .XP- ADL语言将系统中各功能部件的结构表示和它们的执行 (功能 )语义分离开来 ,方便了可配置的 VL IW体系结构的描述 .同时 ,为了便于在功耗模型下进行体系结构空间探索 ,XP- 展开更多

关键词 功耗-体系结构描述语言 可配置VLIW 功耗模型 协同设计环境

在线阅读 下载PDF 职称材料

面向服务的动态体系结构描述语言SO-DADL 被引量：1

2

作者 秦辉 史维峰 张丹 《计算机工程与应用》 CSCD 北大核心 2011年第6期68-74,共7页

面向服务的架构(SOA)是一种基于Internet的分布式软件体系结构。在SOA中,粗粒度的,可发现的,松散耦合的,自治的服务是其基本的结构单位。基于高阶多型π演算理论和XML语言,提出了一种基于SOA架构的动态体系结构描述语言SO-DADL。SO-DAD... 面向服务的架构(SOA)是一种基于Internet的分布式软件体系结构。在SOA中,粗粒度的,可发现的,松散耦合的,自治的服务是其基本的结构单位。基于高阶多型π演算理论和XML语言,提出了一种基于SOA架构的动态体系结构描述语言SO-DADL。SO-DADL指定服务的接口、行为、语义和质量特性,提供了对动态和不断演化的结构建模和分析的机制,并支持基于架构的服务组合和运行时动态演化,用案例说明了SO-DADL的应用。 展开更多

关键词 软件体系结构 面向服务的架构 体系结构描述语言(ADL) 服务 高阶多型π-演算 动态行为

在线阅读 下载PDF 职称材料

高性能微处理器微体系结构级功耗模型及分析 被引量：5

3

作者 王永文 张民选 《计算机学报》 EI CSCD 北大核心 2004年第10期1320-1327,共8页

基于Itanium 2微处理器体系结构提出单时钟和多时钟域两种基准模型 ;对处理器的电路级特性进行微体系结构级抽象 ,建立了参数化的峰值功耗估算模型 ;提出事件调度算法 ,实现了多时钟域处理器系统的行为级模拟 ;以IMPACT工具集作为模拟... 基于Itanium 2微处理器体系结构提出单时钟和多时钟域两种基准模型 ;对处理器的电路级特性进行微体系结构级抽象 ,建立了参数化的峰值功耗估算模型 ;提出事件调度算法 ,实现了多时钟域处理器系统的行为级模拟 ;以IMPACT工具集作为模拟引擎实现了处理器的动态功耗模拟模型 .与其它同类模型Wattch相比 ,该模型能够支持多时钟系统的模拟 ,峰值功耗估算精度高了约 3% ,而模拟速度提高了 4 2 % .通过实验说明了多时钟域的功耗特性 ,在一种多电压和频率环境下 ,多时钟域处理器的功耗和能量分别降低了 2 1%和 38% .该模型可以很好地应用到体系结构级低功耗研究设计 . 展开更多

关键词 微处理器 微体系结构 功耗模型 模拟器 低功耗设计

在线阅读 下载PDF 职称材料

指令cache体系结构级功耗控制策略研究 被引量：4

4

作者 周宏伟 张民选 《电子学报》 EI CAS CSCD 北大核心 2008年第11期2107-2112,共6页

随着工艺尺寸缩小及处理器频率提高,功耗问题已成为当代微处理器设计面临的主要挑战.传统的指令cache(I-Cache)功耗控制策略一般只单独降低指令cache的动态或者静态功耗.提出的两种改进的功耗控制策略,基于昏睡指令cache体系结构,能够... 随着工艺尺寸缩小及处理器频率提高,功耗问题已成为当代微处理器设计面临的主要挑战.传统的指令cache(I-Cache)功耗控制策略一般只单独降低指令cache的动态或者静态功耗.提出的两种改进的功耗控制策略,基于昏睡指令cache体系结构,能够更有效地同时降低指令cache的动态和静态功耗.一种称作"使用双预测端口路预测器的多路路预测策略",另一种称作"基于分阶段访问cache的按需唤醒预测策略",分别用于处理器前端流水线级数保持不变和可以增加额外前端流水线级数两种情形.实验结果表明:与传统的策略相比,提出的两种策略具有更优的能量效率,可以在不显著影响处理器性能的前提下,更有效地降低指令cache和处理器的功耗. 展开更多

关键词 指令 CACHE 功耗 体系结构

在线阅读 下载PDF 职称材料

低功耗SMT体系结构研究 被引量：6

5

作者 赵荣彩 唐志敏 《计算机工程与设计》 CSCD 2002年第8期7-12,17,共7页

由于应用程序中ILP和TLP的不足或不均衡性,使得超标量和多处理的性能和资源用率受到了挑战;而同时多线程（SMT）处理器则是一种能够充分利用资源、动态进行TLP到ILP转换的能量有效结构。文章围绕高性能、低功耗这两个目标讨论和探究了SM... 由于应用程序中ILP和TLP的不足或不均衡性,使得超标量和多处理的性能和资源用率受到了挑战;而同时多线程（SMT）处理器则是一种能够充分利用资源、动态进行TLP到ILP转换的能量有效结构。文章围绕高性能、低功耗这两个目标讨论和探究了SMT体系结构的基本思想、设计技术、低功耗考虑以及编译器和操作系统设计应注意和对待的新问题。 展开更多

关键词 ILP 低功耗 编译器 体系结构 操作系统 应用程序 处理器 SMT 超标量 设计技术

在线阅读 下载PDF 职称材料

体系结构级功耗分析方法 被引量：5

6

作者 李佳 徐勇军 +1 位作者 李晓维 王新平 《系统仿真学报》 EI CAS CSCD 2004年第12期2821-2824,2827,共5页

功耗问题已经成为集成电路设计,尤其是嵌入式系统和电池供电设备开发中所要关注的重要问题。电路设计较低层次的功耗分析方法能提供比较好的准确性,但它们的功耗模型相对复杂,功耗分析的时间开销和内存开销都很大。本文所讨论的体系结... 功耗问题已经成为集成电路设计,尤其是嵌入式系统和电池供电设备开发中所要关注的重要问题。电路设计较低层次的功耗分析方法能提供比较好的准确性,但它们的功耗模型相对复杂,功耗分析的时间开销和内存开销都很大。本文所讨论的体系结构级功耗分析方法就克服了这些缺点,通过对可配置的功能单元分别进行功耗建模,基于准确的性能模拟来达到功耗模拟的目的,它可以广泛应用于体系结构、指令集、编译器以至软件的低功耗优化中,文章最后借助于通用CPU的系统级功耗模拟工具Wattch,研究了指令及数据缓存在配置方方法的功耗行为,实验证明,体系结构级的功耗分析为低功耗系统设计提供了更有价值的指导。 展开更多

关键词 低功耗设计 体系结构级功耗分析 功耗可配置体系结构 低功耗优化

在线阅读 下载PDF 职称材料

多核微处理器体系结构级功耗模型分析 被引量：2

7

作者 陈卓 刘畅 +1 位作者 侯申 郭阳 《中南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2019年第7期1611-1618,共8页

利用FT-SHSim 模拟工具平台,对主流的微处理器核心模型SMT(同步多线程,simultaneous multithreading)和MSS(适度超标量,moderate superscalar)进行建模。采用先进CMOS工艺,在体系结构级进行功耗评估的模拟实验,得到不同微处理器结构的... 利用FT-SHSim 模拟工具平台,对主流的微处理器核心模型SMT(同步多线程,simultaneous multithreading)和MSS(适度超标量,moderate superscalar)进行建模。采用先进CMOS工艺,在体系结构级进行功耗评估的模拟实验,得到不同微处理器结构的工艺需求和不同工艺下同微处理器结构可以实现的性能及所需的规模,为微处理器设计的早期阶段提供工艺需求与实现方法的参考价值,从而实现提高设计质量、缩短设计周期、加快设计收敛的目的。研究结果表明:在最小线宽为22nm的工艺下,128 核SMT处理器模型峰值功耗为116W,64核MSS处理器峰值功耗为161W。 展开更多

关键词 多核处理器 体系结构级 峰值功耗 工艺模拟器

在线阅读 下载PDF 职称材料

可重配置处理器的体系结构级功耗模型与分析

8

作者 肖玮 臧斌宇 朱传琪 《计算机工程与应用》 CSCD 北大核心 2007年第26期34-37,40,共5页

按照可重配置处理器的体系结构建立并实现功耗模型;模型对处理器的电路级特性进行抽象,基于体系结构级属性和工艺参数进行静态峰值功耗估算,基于性能模拟器进行动态功耗统计,并实现三种条件时钟下的门控技术;可重配置处理器与超标量通... 按照可重配置处理器的体系结构建立并实现功耗模型;模型对处理器的电路级特性进行抽象,基于体系结构级属性和工艺参数进行静态峰值功耗估算,基于性能模拟器进行动态功耗统计,并实现三种条件时钟下的门控技术;可重配置处理器与超标量通用微处理器相比,在性能方面获得的平均加速比为3.59,而在功耗方面的平均增长率仅为1.48;通过实验还说明采用简单的CC1门控技术能有效地降低可重配置系统的功耗和硬件复杂度;该模型为可重配置处理器低功耗设计和编译器级低功耗优化研究奠定了基础。 展开更多

关键词 可重配置处理器 体系结构级功耗模型 参数化功耗模型 动态功耗模型 低功耗优化

在线阅读 下载PDF 职称材料

深亚微米工艺下片上存储结构的体系结构级功耗模型

9

作者 任静 唐遇星 徐炜遐 《计算机研究与发展》 EI CSCD 北大核心 2012年第S1期104-110,共7页

半导体工艺的持续发展和芯片集成度的显著提高,导致芯片发热量的增大与可靠性的下降,限制了性能的进一步提升,功耗已经成为微处理器设计领域的一个关键问题.片上存储结构作为微处理器的重要组成部分,在微处理器总功耗中占据了很大的比重... 半导体工艺的持续发展和芯片集成度的显著提高,导致芯片发热量的增大与可靠性的下降,限制了性能的进一步提升,功耗已经成为微处理器设计领域的一个关键问题.片上存储结构作为微处理器的重要组成部分,在微处理器总功耗中占据了很大的比重.Wattch为片上存储结构提供了动态功耗模拟模型,但不能反映最新的结构和工艺变化.结合CACTI中存储结构的峰值功耗估算模型,改进了Wattch中存储结构的动态功耗模拟模型,不仅扩展了模型适用的工艺范围,也反映了10年间存储结构的改进.利用改进的模型探索了片上存储结构在深亚微米工艺下的功耗. 展开更多

关键词 微处理器 存储 功耗 体系结构 深亚微米

在线阅读 下载PDF 职称材料

可配置的微体系结构级功耗评估器研究

10

作者 陈洵 周学海 《计算机工程与应用》 CSCD 北大核心 2006年第26期81-84,共4页

功耗评估器是研究体系结构的重要工具,目前国内外已经有一些成熟的微体系结构级功耗评估器,但都仅仅面向单一的体系结构,或支持的功能部件较少,不利于进行全面的功耗分析。论文分析了现有的评估工具各自的优点与不足,设计了一个可配置... 功耗评估器是研究体系结构的重要工具,目前国内外已经有一些成熟的微体系结构级功耗评估器,但都仅仅面向单一的体系结构,或支持的功能部件较少,不利于进行全面的功耗分析。论文分析了现有的评估工具各自的优点与不足,设计了一个可配置的微体系结构级功耗评估器,并在Windows下编程实现。实验结果表明该功耗评估器具有可配置性好、适用范围较广的特点。 展开更多

关键词 功耗评估 可配置 微体系结构级

在线阅读 下载PDF 职称材料

CPU-GPGPU异构体系结构相关技术综述 被引量：10

11

作者 徐新海 林宇斐 易伟 《计算机工程与科学》 CSCD 北大核心 2009年第A01期24-26,87,共4页

随着GPU的发展,其计算能力和访存带宽都超过了CPU,在GPU上进行通用计算也变得越来越流行,这样就构成了CPU-GPGPU的新型异构体系结构。虽然这种新型体系结构表现出了强大的性能优势并受到了学术界和产业界的广泛关注,但如何更好地在这种... 随着GPU的发展,其计算能力和访存带宽都超过了CPU,在GPU上进行通用计算也变得越来越流行,这样就构成了CPU-GPGPU的新型异构体系结构。虽然这种新型体系结构表现出了强大的性能优势并受到了学术界和产业界的广泛关注,但如何更好地在这种结构上高效地编写和运行程序仍然存在很大的挑战。本文综述了针对这一体系结构现有的可编程性技术、可靠性技术和低功耗技术,并结合这些技术展望了CPU-GPGPU这种异构系统的发展趋势。 展开更多

关键词 通用图像处理器 异构体系结构 可编程性 可靠性 低功耗

在线阅读 下载PDF 职称材料

一种低功耗可重构Cache的重构算法 被引量：6

12

作者 方亮 肖斌 +2 位作者 柴亦飞 陈章龙 涂时亮 《计算机工程与设计》 CSCD 北大核心 2006年第20期3894-3897,3937,共5页

随着半导体技术的发展,芯片上的功率密度也逐渐增大,这使得功耗问题在芯片设计时越来越受到人们的关注。片上Cache是处理器芯片中的主要功耗源之一,采用低功耗Cache可有效降低处理器整体功耗。对低功耗Cache设计进行了研究。介绍了当前... 随着半导体技术的发展,芯片上的功率密度也逐渐增大,这使得功耗问题在芯片设计时越来越受到人们的关注。片上Cache是处理器芯片中的主要功耗源之一,采用低功耗Cache可有效降低处理器整体功耗。对低功耗Cache设计进行了研究。介绍了当前低功耗Cache设计的主要方法和一种低功耗可重构的数据Cache的体系结构及相应的重构算法。给出了一种新的重构算法——Low-High Boundary(LHB)算法。实验表明LHB算法在性能和功耗上均优于原算法。 展开更多

关键词 CACHE 低功耗 可重构 体系结构 重构算法

在线阅读 下载PDF 职称材料

标志预访问和组选择历史相结合的低功耗指令cache 被引量：6

13

作者 张宇弘 王界兵 +1 位作者 严晓浪 汪乐宇 《电子学报》 EI CAS CSCD 北大核心 2004年第8期1286-1289,共4页

指令cache是处理器的主要耗能部件之一 .研究发现 ,在指令顺序执行的情况下 ,访问同一cache行只需要访问一次标志存储器 ,因此标志存储器存在大量空闲周期 .本方法利用标志存储器的空闲周期来预先访问地址连续的下一个cache行的标志 ,... 指令cache是处理器的主要耗能部件之一 .研究发现 ,在指令顺序执行的情况下 ,访问同一cache行只需要访问一次标志存储器 ,因此标志存储器存在大量空闲周期 .本方法利用标志存储器的空闲周期来预先访问地址连续的下一个cache行的标志 ,从而预先获得cache行命中和组选择信息 ,这样当真正取下一行的指令时 ,根据获得的该cache行的标志信息就无需访问没有被选中的数据存储器 .预先访问标志存储器的另一个优点是可以加入组预测算法来减少对标志存储器的访问 .为了减少短距离跳转时对cache的访问 ,环形历史缓冲区 (CHB)保存了部分组选择结果来获得跳转目标地址的cache行信息 .该方法没有性能损失 ,而且具有硬件实现简单 ,硬件代价小等优点 .该方法已被应用于 2 5 0MHz的RISC处理器中 . 展开更多

关键词 CACHE 低功耗 CPU 微体系结构

在线阅读 下载PDF 职称材料

编译指导的多线程低功耗技术研究 被引量：7

14

作者 赵荣彩 唐志敏 +1 位作者 张兆庆 Guang R.Gao 《计算机研究与发展》 EI CSCD 北大核心 2002年第12期1572-1579,共8页

多线程和低功耗将是研究下一代微处理器结构所要解决和实现的重点目标之一 .提出了一个在 SMT体系结构中通过动态调整 CPU执行频率降低功耗的计算模型 ,进一步分析和讨论了如何在编译时识别具有可使处理部件降低频率执行的期望区间 ,并... 多线程和低功耗将是研究下一代微处理器结构所要解决和实现的重点目标之一 .提出了一个在 SMT体系结构中通过动态调整 CPU执行频率降低功耗的计算模型 ,进一步分析和讨论了如何在编译时识别具有可使处理部件降低频率执行的期望区间 ,并给出了调整频率和能量分析的计算模型以及编译实现策略 ,目的是在不降低或不明显降低程序执行性能的情况下 ,显著降低处理器的功率 /能量消耗 .理论上该模型也可以用于 展开更多

关键词 多线程 低功耗技术 微处理器 体系结构 编译优化

在线阅读 下载PDF 职称材料

片上网络体系结构的研究与进展 被引量：5

15

作者 朱樟明 周端 杨银堂 《计算机工程》 CAS CSCD 北大核心 2007年第24期239-241,共3页

片上网络(NoC)是基于多处理器技术的一种新型的计算集成形式,涉及硬件通信结构、中间件、操作系统通信服务、设计方法及工具等。NoC体系结构的设计重点是实现低功耗和高效通信/计算能力。该文介绍了4种新的NoC体系结构,并在同等约束下... 片上网络(NoC)是基于多处理器技术的一种新型的计算集成形式,涉及硬件通信结构、中间件、操作系统通信服务、设计方法及工具等。NoC体系结构的设计重点是实现低功耗和高效通信/计算能力。该文介绍了4种新的NoC体系结构,并在同等约束下进行了功耗比较,2D网格结构的功耗最大、性能最差,聚合环面网络结构则最优。 展开更多

关键词 片上网络 体系结构 低功耗

在线阅读 下载PDF 职称材料

基于对指令数据区分访问的混合cache低功耗策略 被引量：1

16

作者 王亮 张盛兵 +1 位作者 谭永亮 潘永峰 《计算机应用研究》 CSCD 北大核心 2008年第6期1894-1896,共3页

在分析现有体系结构级低功耗cache设计方案的基础上,提出了一种混合cache低功耗设计策略,通过在常规混合cache结构上增加一标志域来区分cache某组中的指令和数据,限制了处理器每次访问的路数,从而达到低功耗的效果。详细阐明了该方法的... 在分析现有体系结构级低功耗cache设计方案的基础上,提出了一种混合cache低功耗设计策略,通过在常规混合cache结构上增加一标志域来区分cache某组中的指令和数据,限制了处理器每次访问的路数,从而达到低功耗的效果。详细阐明了该方法的原理和硬件实现,并将其应用到自主研发的龙腾C2微处理器上。实验结果表明,该方法不损耗cache性能,面积牺牲仅1.45%,总功耗降低了23.1%。 展开更多

关键词 混合高缓 低功耗 体系结构

在线阅读 下载PDF 职称材料

“破坏-安全”结构抗震理念及其应用 被引量：11

17

作者 曲哲 叶列平 《震灾防御技术》 2009年第3期241-255,共15页

目前我国房屋建筑抗震采用的以小震弹性计算为基础的设计方法,使工程师忽视了对建筑结构在强烈地震作用下破坏模式的充分考虑与设计,使得建筑结构的大震安全性有时难以得到保证。"破坏-安全"抗震理念,以房屋建筑最重要的抗震... 目前我国房屋建筑抗震采用的以小震弹性计算为基础的设计方法,使工程师忽视了对建筑结构在强烈地震作用下破坏模式的充分考虑与设计,使得建筑结构的大震安全性有时难以得到保证。"破坏-安全"抗震理念,以房屋建筑最重要的抗震安全性能为目标,要求设计人员对结构的预期破坏模式有充分的把握和控制,使结构在强烈地震作用下能够形成明确的预期破坏模式并具备一定的耗能能力,从而以经济的代价保证结构其余部分在强烈地震作用下的安全。本文结合我国汶川地震灾后恢复重建与加固改造的实际情况,介绍了"破坏-安全"抗震理念及其设计概念,并介绍了国内外研究人员与工程师在实现"破坏-安全"抗震理念方面所提出的创新抗震结构体系及其研究成果。希望"破坏-安全"这一抗震理念及其相关技术能够在我国广大的经济欠发达地区的抗震设计实践中得到推广,以全面提高我国经济欠发达地区房屋建筑的抗震安全性。 展开更多

关键词 房屋建筑 结构体系 破坏-安全 破坏模式 耗能

在线阅读 下载PDF 职称材料

利用基地址相关的低功耗数据cache设计 被引量：1

18

作者 张宇弘 王界兵 +1 位作者 严晓浪 汪乐宇 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2005年第10期1524-1528,共5页

为了减少以地址偏移为主要寻址方式的精简指令处理器中数据cache的功耗,提出了充分利用读写指令相对于基地址的关联性,减少对cache的数据存储器和标志存储器的访问次数.通过建立两个数据结构来保存组选择信息:一个与通用寄存器一一对应... 为了减少以地址偏移为主要寻址方式的精简指令处理器中数据cache的功耗,提出了充分利用读写指令相对于基地址的关联性,减少对cache的数据存储器和标志存储器的访问次数.通过建立两个数据结构来保存组选择信息:一个与通用寄存器一一对应的有效位表用来保证基地址仍然维持在原cache行;一个组选择信息表用来记录最近的cache访问的组选择信息,减少比较代价.该方法适用于多个组的组关联cache和可锁定的cache设计,已被应用于200 MHz的精简指令集(RISC)处理器中.该处理器采用TSMC0.18μm工艺,对一些基准程序进行了测试,结果显示该方法可以节省大约30%的数据cache功耗,还具有硬件代价小的优点. 展开更多

关键词 CACHE 低功耗 中央处理器 微体系结构

在线阅读 下载PDF 职称材料

IXP 2400网络处理器低功耗技术应用研究 被引量：1

19

作者 赵荣彩 唐志敏 邵洁 《计算机工程与应用》 CSCD 北大核心 2002年第22期71-73,127,共4页

文章从软件低功耗优化角度,结合IXP2400网络处理器中XScalecore处理器体系结构的低功耗技术特点,在SimWattch模拟平台上,就频率动态调整和程序设计语言不同结构成分对应用程序运行功耗的影响进行了模拟和分析,通过对一组Banchmark程序... 文章从软件低功耗优化角度,结合IXP2400网络处理器中XScalecore处理器体系结构的低功耗技术特点,在SimWattch模拟平台上,就频率动态调整和程序设计语言不同结构成分对应用程序运行功耗的影响进行了模拟和分析,通过对一组Banchmark程序的模拟,结果表明在编译系统、操作系统或应用程序设计中采用这些低功耗优化技术设计可降低至少23%以上的运行功耗。 展开更多

关键词 IXP2400网络处理器 低功耗技术 体系结构 微处理器 并行处理

在线阅读 下载PDF 职称材料

编译低功耗优化技术的研究 被引量：1

20

作者 赵荣彩 唐志敏 《计算机工程与应用》 CSCD 北大核心 2002年第8期6-9,共4页

低功耗技术越来越受到下一代微处理器系统和编译研究工作者的重视。一向认为是硬件研究内容的低功耗技术,事实上,在微处理器发展的今天,又展现出了一种新的潜在的开发空间和研究内容,那就是通过软件技术降低系统的功耗。这一部分潜力空... 低功耗技术越来越受到下一代微处理器系统和编译研究工作者的重视。一向认为是硬件研究内容的低功耗技术,事实上,在微处理器发展的今天,又展现出了一种新的潜在的开发空间和研究内容,那就是通过软件技术降低系统的功耗。这一部分潜力空间是仅通过硬件技术无法涉足的,只有通过软件方法来解决,但这种软件低功耗技术又很难强加给应用程序编写者。文章结合笔者在编译时低功耗优化技术的研究工作,对目前该方向的研究方法、编译策略和实现技术进行了论述和探讨。 展开更多

关键词 低功耗 编译优化 体系结构 微处理器

在线阅读 下载PDF 职称材料