期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
一种适用于RF频率合成器的CMOS高速双模前置分频器 被引量:5
1
作者 杨文荣 曹家麟 +2 位作者 冉峰 王键 秦霆镐 《上海大学学报(自然科学版)》 CAS CSCD 北大核心 2005年第1期20-23,共4页
该文采用改进的CMOS源耦合逻辑(SCL)结构,设计了32 33分频的高速、低功耗双模前置分频器.设计基于中芯国际0.25μm1P5MCMOS工艺,利用CadenceSpectre工具仿真.仿真结果表明,该双模前置分频器最高工作频率可达3.2GHz,在2.5GHz输入下,工作... 该文采用改进的CMOS源耦合逻辑(SCL)结构,设计了32 33分频的高速、低功耗双模前置分频器.设计基于中芯国际0.25μm1P5MCMOS工艺,利用CadenceSpectre工具仿真.仿真结果表明,该双模前置分频器最高工作频率可达3.2GHz,在2.5GHz输入下,工作电压为2.5V时,功耗只有4.7mA. 展开更多
关键词 源耦合逻辑 CMOS 前置分频器
在线阅读 下载PDF
高速双模前置分频器的速度优化设计 被引量:1
2
作者 邝小飞 《半导体技术》 CAS CSCD 北大核心 2002年第10期38-42,共5页
给出了一种新的高速动态有比CMOS D触发器的设计。在分析64/65双模前置分频器工作原理的基础上,提出了提高其工作速度的方法,运用单相时钟(TSPC)动态CMOS、伪NMOS等电路技术,设计了多种内部电路结构。经HSPICE模拟,在0.8mmCMOS工艺、... 给出了一种新的高速动态有比CMOS D触发器的设计。在分析64/65双模前置分频器工作原理的基础上,提出了提高其工作速度的方法,运用单相时钟(TSPC)动态CMOS、伪NMOS等电路技术,设计了多种内部电路结构。经HSPICE模拟,在0.8mmCMOS工艺、电源电压为5V的条件下,最高时钟频率达到了1.7GHz,其速度和集成度远远超过静态CMOS电路。 展开更多
关键词 高速双模 前置分频器 速度优化设计 最高时钟频率 CMOS电路设计 锁相环 频率合成器
在线阅读 下载PDF
基于TSPC的4/5双模前置分频器设计 被引量:2
3
作者 陶小妍 张海鹏 +1 位作者 阴亚东 王德君 《半导体技术》 CAS CSCD 北大核心 2014年第1期33-37,共5页
针对无线传感网络对射频电路高速、低功耗方面日益增长的性能要求,设计了一款用于高频锁相环中的高速、低功耗4/5双模前置分频器。在分析真单相时钟(TSPC)电路工作原理的基础上,指出了该电路结构存在的两个主要缺点,并结合器件工艺和物... 针对无线传感网络对射频电路高速、低功耗方面日益增长的性能要求,设计了一款用于高频锁相环中的高速、低功耗4/5双模前置分频器。在分析真单相时钟(TSPC)电路工作原理的基础上,指出了该电路结构存在的两个主要缺点,并结合器件工艺和物理给出了相应的版图优化解决方法。然后,采用SMIC 0.18μm标准CMOS工艺,设计了一款基于这种改进后的真单相时钟电路的集成4/5双模前置分频器。在版图优化设计后利用Cadence Spectre进行了后仿真验证,结果表明,在直流电源电压1.8 V时,该4/5双模前置分频器的最高工作频率可达到3.4 GHz,总功耗仅有0.80 mW。该4/5双模前置分频器的最低输入幅值为0.2 V时,工作频率范围为20 MHz^2.5 GHz,能够满足面向无线传感网络应用的锁相环(PLL)的高速、低功耗性能要求。 展开更多
关键词 高频 低功耗 双模前置分频器 真单相时钟(TSPC) 锁相环(PLL)
在线阅读 下载PDF
基于0.18μm CMOS工艺的ZigBee分频器设计
4
作者 蒋雪琴 《现代电子技术》 北大核心 2015年第23期71-75,共5页
为了降低ZigBee分频器的能量消耗,提出一种适用于2.45GHz频率的超低功率COMS分频器,可以用于2.45GHz整数分频锁相环频率合成器中,适用于ZigBee准网络。提出的分频器在吞脉冲分频器的基础上,通过一个简单的数字电路取代吞咽计数器... 为了降低ZigBee分频器的能量消耗,提出一种适用于2.45GHz频率的超低功率COMS分频器,可以用于2.45GHz整数分频锁相环频率合成器中,适用于ZigBee准网络。提出的分频器在吞脉冲分频器的基础上,通过一个简单的数字电路取代吞咽计数器,从而降低了功率消耗和设计复杂性。该分频器的模量可以在481-496之间调整。所有的电路设计都基于0.16μm的TSMCcM0s技术,使用1.8V直流电压供电。仿真结果显示,在2.45GHzISM频段中4b分频器的功耗为420μW,相比之前类似分频器减少了40%。 展开更多
关键词 吞咽分频器 整数分频锁相环 双模量前置分频器 ZIGBEE
在线阅读 下载PDF
400MHz吞脉冲程序分频器的研制 被引量:1
5
作者 刘振余 《无线电通信技术》 北大核心 1989年第2期44-46,共3页
本文介绍了程序分频器的组成、逻辑设计。及提高速度的措施,该分频器配合双模前置分频器,可使吞脉冲程序分频器频率达420MHz。
关键词 分频器 程序分频器 前置分频器
在线阅读 下载PDF
L波段数字微波本振源设计
6
作者 赵海洲 田波 郑武团 《陕西师范大学学报(自然科学版)》 CAS CSCD 北大核心 2003年第z1期101-104,共4页
叙述了集成锁相本振源的原理、关键技术及设计过程 ,并应用Motorola大规模集成电路 ,采用“脉冲吞食”可变分频技术设计L波段锁相本振源 。
关键词 数字微波本振源 锁相环 双模前置分频器
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部