检索结果-维普期刊中文期刊服务平台

基于Sklansky结构的24位并行前缀加法器的设计与实现被引量：1: 1; 作者姚若河马廷俊苏少妍《现代电子技术》北大核心 2015年第21期145-148,共4页; 针对串行进位加法器存在的延时问题,采用一种基于Sklansky结构的并行前缀加法器,通过对并行前缀加法器各个模块进行优化,设计实现了一个24位并行前缀加法器。通过与24位串行进位加法器进行延时比较,结果表明,Sklansky并行前缀结构的加法... 展开更多; 关键词并行前缀加法器 Sklansky结构优化延时并行思想; 在线阅读下载PDF 职称材料

标志前缀加法器的结构优化设计被引量：2: 2; 作者许团辉王玉艳章建雄《计算机工程》 CAS CSCD 北大核心 2010年第13期286-287,290,共3页; 标志前缀加法器运算速度快但存在面积大的缺点。为满足实际应用中对浮点乘加单元面积的要求,对其进行结构优化得到基于Kogge-stone树结构的51位标志前缀加法器,采用模块级联减少运算单元个数,达到减小浮点乘加单元面积、降低功耗的目的... 展开更多; 关键词标志前缀加法器浮点运算结构优化; 在线阅读下载PDF 职称材料

高速32位伪随机数发生器电路设计被引量：1: 3; 作者夏宏曲英杰周志伟《计算机工程与应用》 CSCD 北大核心 2001年第15期146-148,172,共4页; 文章提出了一种实现32位伪随机发生器电路设计方案。该方案的关键是对产生伪随机数所需要的乘法器和模2n－1加法器的设计。针对所采用的伪随机数迭代函数的特殊性，提出了特定的32位×16位乘法器以及模231－1加法器实现方案，使电... 展开更多; 关键词乘法器并行前缀加法器伪随机数发生器电路设计; 在线阅读下载PDF 职称材料

积分图像的快速GPU计算被引量：7: 4; 作者王志国王贵锦 +2 位作者施陈博苗权林行刚《计算机应用研究》 CSCD 北大核心 2011年第10期3913-3916,共4页; 提出了一种在GPU上计算积分图像的方法。积分图像可通过对输入图像的行实行前缀加法后再对列实行前缀加法构建。前缀加法是指对于一个数组,求取起始位置至每一个下标位置的数组元素的和的操作。提出了分段前缀加法原理,当将其运用到GPU... 展开更多; 关键词积分图像前缀加法计算统一设备架构并行计算; 在线阅读下载PDF 职称材料

64位高性能冗余二进制—二进制数转换器的设计: 5; 作者胡薇崔晓平陈鑫《现代电子技术》北大核心 2015年第10期103-106,110,共5页; 冗余二进制(RB)加法的进位无关特性和规整的压缩结构,可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB-二进制数转换器三个关键模块构成。在此基于基-16 RB Booth编码结构提出了一种由进位跳跃加法... 展开更多; 关键词 RB-NB转换器并行前缀加法器进位跳跃加法器冗余二进制乘法器; 在线阅读下载PDF 职称材料

题名基于Sklansky结构的24位并行前缀加法器的设计与实现被引量：1: 1; 作者姚若河马廷俊苏少妍; 机构华南理工大学电子与信息学院; 出处《现代电子技术》北大核心 2015年第21期145-148,共4页; 基金国家自然科学基金项目(61274085) 华南理工大学中央高校基本科研学生项目(10561201435); 文摘针对串行进位加法器存在的延时问题,采用一种基于Sklansky结构的并行前缀加法器,通过对并行前缀加法器各个模块进行优化,设计实现了一个24位并行前缀加法器。通过与24位串行进位加法器进行延时比较,结果表明,Sklansky并行前缀结构的加法器,能有效提高运算速度。; 关键词并行前缀加法器 Sklansky结构优化延时并行思想; Keywords parallel prefix adder Sklansky structure optimization delay parallel thinking; 分类号 TN402-34 [电子电信—微电子学与固体电子学] TP332.2 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名标志前缀加法器的结构优化设计被引量：2: 2; 作者许团辉王玉艳章建雄; 机构华东计算技术研究所; 出处《计算机工程》 CAS CSCD 北大核心 2010年第13期286-287,290,共3页; 文摘标志前缀加法器运算速度快但存在面积大的缺点。为满足实际应用中对浮点乘加单元面积的要求,对其进行结构优化得到基于Kogge-stone树结构的51位标志前缀加法器,采用模块级联减少运算单元个数,达到减小浮点乘加单元面积、降低功耗的目的。在TMSC 0.18μm工艺下,该51位加法器的面积、总功耗、关键路径时延分别减少了10%,10.5%,6.4%。; 关键词标志前缀加法器浮点运算结构优化; Keywords flagged prefix adder floating-point operation structure optimization; 分类号 TP393 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名高速32位伪随机数发生器电路设计被引量：1: 3; 作者夏宏曲英杰周志伟; 机构华北电力大学计算机系北京多思公司; 出处《计算机工程与应用》 CSCD 北大核心 2001年第15期146-148,172,共4页; 文摘文章提出了一种实现32位伪随机发生器电路设计方案。该方案的关键是对产生伪随机数所需要的乘法器和模2n－1加法器的设计。针对所采用的伪随机数迭代函数的特殊性，提出了特定的32位×16位乘法器以及模231－1加法器实现方案，使电路的速度得以提高，规模得以减小。整个电路设计采用VHDL语言描述，并通过了逻辑仿真验证。文章同时介绍了一般乘法器以及并行前缀模2n－1加法器的设计原理。; 关键词乘法器并行前缀加法器伪随机数发生器电路设计; Keywords ： pseudorandom number，multiplier，modulo 2n－1 adder，parallel－prefix adder; 分类号 TP332.2 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名积分图像的快速GPU计算被引量：7: 4; 作者王志国王贵锦施陈博苗权林行刚; 机构清华大学电子工程系; 出处《计算机应用研究》 CSCD 北大核心 2011年第10期3913-3916,共4页; 文摘提出了一种在GPU上计算积分图像的方法。积分图像可通过对输入图像的行实行前缀加法后再对列实行前缀加法构建。前缀加法是指对于一个数组,求取起始位置至每一个下标位置的数组元素的和的操作。提出了分段前缀加法原理,当将其运用到GPU图像积分时有如下优点:减少了线程间的数据依赖;降低了内存访问开销;提高了GPU线程的工作效率。提出的算法相对以前算法在速度上提高了约两倍。该算法可运用到使用积分图像的图像处理算法的GPU加速中。; 关键词积分图像前缀加法计算统一设备架构并行计算; Keywords integral image prefix sum CUDA parallel computation; 分类号 TP391 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名64位高性能冗余二进制—二进制数转换器的设计: 5; 作者胡薇崔晓平陈鑫; 机构南京航空航天大学电子信息工程学院; 出处《现代电子技术》北大核心 2015年第10期103-106,110,共5页; 基金国家自然科学基金资助项目(61106029); 文摘冗余二进制(RB)加法的进位无关特性和规整的压缩结构,可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB-二进制数转换器三个关键模块构成。在此基于基-16 RB Booth编码结构提出了一种由进位跳跃加法器和并行前缀/进位选择混合加法器构成的冗余二进制-二进制数转换器。用Verilog HDL对该转换器进行描述,在Synopsys的VCS平台上进行仿真验证,在SMIC 45 nm的工艺下,通过Design Compiler对转换器进行综合,比较普通的并行前缀/进位选择转换器,设计的64位转换器在延时、面积和功耗得到有效的改善。; 关键词 RB-NB转换器并行前缀加法器进位跳跃加法器冗余二进制乘法器; Keywords redundant binary multiplier parallel prefix adder carry-skip adder redundant linary multiplier; 分类号 TN710-34 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	基于Sklansky结构的24位并行前缀加法器的设计与实现	姚若河马廷俊苏少妍	《现代电子技术》北大核心	2015	1	在线阅读下载PDF 职称材料
2	标志前缀加法器的结构优化设计	许团辉王玉艳章建雄	《计算机工程》 CAS CSCD 北大核心	2010	2	在线阅读下载PDF 职称材料
3	高速32位伪随机数发生器电路设计	夏宏曲英杰周志伟	《计算机工程与应用》 CSCD 北大核心	2001	1	在线阅读下载PDF 职称材料
4	积分图像的快速GPU计算	王志国王贵锦施陈博苗权林行刚	《计算机应用研究》 CSCD 北大核心	2011	7	在线阅读下载PDF 职称材料
5	64位高性能冗余二进制—二进制数转换器的设计	胡薇崔晓平陈鑫	《现代电子技术》北大核心	2015	0	在线阅读下载PDF 职称材料