期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
高空高速拦截时导弹寄生效应影响分析
1
作者
李亚
《弹箭与制导学报》
CSCD
北大核心
2015年第4期23-26,共4页
高空高速拦截时,导弹制导时间常数和转弯速率时间常数较低空大幅增加,导引系统寄生耦合效应极有可能引起较大脱靶量,导致拦截失败。针对这一问题,文中建立五阶线性化制导控制系统模型,通过理论分析和仿真验证两种形式重点研究了寄生效...
高空高速拦截时,导弹制导时间常数和转弯速率时间常数较低空大幅增加,导引系统寄生耦合效应极有可能引起较大脱靶量,导致拦截失败。针对这一问题,文中建立五阶线性化制导控制系统模型,通过理论分析和仿真验证两种形式重点研究了寄生效应的影响因素及对制导性能的约束。结果表明,寄生效应制约着系统最小制导时间常数,提高系统响应快速性须首要缓解寄生效应;提升导弹攻击速度可有效减小寄生效应影响。
展开更多
关键词
高空高速拦截
寄生效应
制导系统最小时间常数
在线阅读
下载PDF
职称材料
65nm SRAM两级多路选择器的设计
2
作者
张强
吴晓波
《浙江大学学报（理学版）》
CAS
CSCD
北大核心
2010年第6期643-649,共7页
为提高SRAM的存取速度,节省芯片面积,抑制工艺波动的影响,在对SRAM多路选择架构研究基础上改进了一种应用于65 nm SRAM的多路选择架构,建立了此多路选择架构的小信号模型.采用蒙特卡罗仿真导出了位线传输管的最小尺寸限制.同时,提出一...
为提高SRAM的存取速度,节省芯片面积,抑制工艺波动的影响,在对SRAM多路选择架构研究基础上改进了一种应用于65 nm SRAM的多路选择架构,建立了此多路选择架构的小信号模型.采用蒙特卡罗仿真导出了位线传输管的最小尺寸限制.同时,提出一种简单的估算电路节点时间常数的方法,用于从理论上分析改进的两级架构相对于传统的一级架构的优势,即当两级架构的两级译码的特征数字相近时可取得最佳性能,且灵敏放大器的特征数字越大时两级架构的优势越明显.仿真验证的结果显示,在面积几乎不变、控制复杂性几乎不增加前提下,该两级架构最多可以使SRAM读取时间比传统一级结构减少33.6%.
展开更多
关键词
SRAM
多路选择器
时间常数
失配
最小
尺寸
两级架构
在线阅读
下载PDF
职称材料
题名
高空高速拦截时导弹寄生效应影响分析
1
作者
李亚
机构
中国空空导弹研究院制导控制系统研究所
出处
《弹箭与制导学报》
CSCD
北大核心
2015年第4期23-26,共4页
基金
航空基金(20120112001)资助
文摘
高空高速拦截时,导弹制导时间常数和转弯速率时间常数较低空大幅增加,导引系统寄生耦合效应极有可能引起较大脱靶量,导致拦截失败。针对这一问题,文中建立五阶线性化制导控制系统模型,通过理论分析和仿真验证两种形式重点研究了寄生效应的影响因素及对制导性能的约束。结果表明,寄生效应制约着系统最小制导时间常数,提高系统响应快速性须首要缓解寄生效应;提升导弹攻击速度可有效减小寄生效应影响。
关键词
高空高速拦截
寄生效应
制导系统最小时间常数
Keywords
high-speed and high-altitude target interception
parasitic effect
minimum time constant of guidance system
分类号
V448.234 [航空宇航科学与技术—飞行器设计]
在线阅读
下载PDF
职称材料
题名
65nm SRAM两级多路选择器的设计
2
作者
张强
吴晓波
机构
浙江大学超大规模集成电路设计研究所
出处
《浙江大学学报（理学版）》
CAS
CSCD
北大核心
2010年第6期643-649,共7页
文摘
为提高SRAM的存取速度,节省芯片面积,抑制工艺波动的影响,在对SRAM多路选择架构研究基础上改进了一种应用于65 nm SRAM的多路选择架构,建立了此多路选择架构的小信号模型.采用蒙特卡罗仿真导出了位线传输管的最小尺寸限制.同时,提出一种简单的估算电路节点时间常数的方法,用于从理论上分析改进的两级架构相对于传统的一级架构的优势,即当两级架构的两级译码的特征数字相近时可取得最佳性能,且灵敏放大器的特征数字越大时两级架构的优势越明显.仿真验证的结果显示,在面积几乎不变、控制复杂性几乎不增加前提下,该两级架构最多可以使SRAM读取时间比传统一级结构减少33.6%.
关键词
SRAM
多路选择器
时间常数
失配
最小
尺寸
两级架构
Keywords
SRAM
MUX
time constant
mismatch
critical dimension
two-tier architecture
分类号
TN432 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
高空高速拦截时导弹寄生效应影响分析
李亚
《弹箭与制导学报》
CSCD
北大核心
2015
0
在线阅读
下载PDF
职称材料
2
65nm SRAM两级多路选择器的设计
张强
吴晓波
《浙江大学学报（理学版）》
CAS
CSCD
北大核心
2010
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
