期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
基于FPGA的大围数QC_LDPC码的译码器
1
作者 胡娟 仰枫帆 《电子科技》 2014年第3期112-116,共5页
针对QC_LDPC码的短环对码性能的重要影响,采用了1种围数为8的QC_LDPC码设计。算法首先分别对3个不同的子矩阵进行移位运算,每个子矩阵分别与它们移位后生成的子矩阵共同组合形成1个新的子矩阵,然后再将新生成的3个子矩阵组合成1个矩阵... 针对QC_LDPC码的短环对码性能的重要影响,采用了1种围数为8的QC_LDPC码设计。算法首先分别对3个不同的子矩阵进行移位运算,每个子矩阵分别与它们移位后生成的子矩阵共同组合形成1个新的子矩阵,然后再将新生成的3个子矩阵组合成1个矩阵构成基阵,最后将该矩阵转置后用单位矩阵及其移位矩阵随机扩展即可得到所需校验矩阵。根据该校验矩阵的特殊结构,采用分层迭代译码算法,选用Altera公司的Stratix Ⅲ系列FPGA,实现码率为1/2、码长为3456的正规(3,6)QC_LDPC码译码器的布局布线。 展开更多
关键词 QC_LDPC码 校验矩阵 分层迭代译码算法 FPGA
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部