LDPC的分段多因子最小和译码算法

1

作者 孙志国 王一珂 宁晓燕 《系统工程与电子技术》 北大核心 2025年第5期1698-1705,共8页

针对低密度奇偶校验码(low-density parity-check,LDPC)的最小和(minimum sum,MS)译码算法校验节点更新数值偏大而造成译码性能较差的问题,引入分段修正和线性最小均方误差估计参数的方法,对校验节点更新进行补偿,提出基于线性最小均方... 针对低密度奇偶校验码(low-density parity-check,LDPC)的最小和(minimum sum,MS)译码算法校验节点更新数值偏大而造成译码性能较差的问题,引入分段修正和线性最小均方误差估计参数的方法,对校验节点更新进行补偿,提出基于线性最小均方误差估计准则的分段多因子MS(linear minimum mean square error-segmented multi-factor MS,LMMSE-SMFMS)译码算法。首先对比分析MS译码算法和置信度传播(belief propagation,BP)译码算法性能,然后使用3组基于线性最小均方误差估计准则的修正因子对校验节点更新补偿的方法,最后采用分层调度方式,加快信息传递过程中的收敛速度。理论分析与仿真结果表明:对于准循环LDPC(quasi-cyclic-LDPC,QC-LDPC),在使用线性最小均方误差估计和分段修正因子的条件下,所提算法与MS相比,在误比特率、信息收敛速度等性能方面具有技术增益。 展开更多

关键词 低密度奇偶校验码 最小和译码算法 分段多因子 分层调度

在线阅读 下载PDF 职称材料

LDPC码的分层自适应最小和译码算法 被引量：1

2

作者 郑仁乐 李东阳 +3 位作者 刘文学 万金涛 刘学勇 李金海 《系统工程与电子技术》 EI CSCD 北大核心 2024年第12期4231-4237,共7页

针对归一化最小和译码算法较置信传播译码算法误差较大的问题,提出自适应最小和译码算法。通过对当前迭代后验概率的硬判决值与前一次迭代后验概率的硬判决值进行计算,动态调整归一化因子与偏移因子,使得到的改进算法更接近于置信传播... 针对归一化最小和译码算法较置信传播译码算法误差较大的问题,提出自适应最小和译码算法。通过对当前迭代后验概率的硬判决值与前一次迭代后验概率的硬判决值进行计算,动态调整归一化因子与偏移因子,使得到的改进算法更接近于置信传播译码算法。在此基础上,应用分层式调度策略,提出分层自适应最小和译码算法,提升译码算法收敛速度。仿真实验结果表明,在误码率为10-6时,所提译码算法的误码性能与分层归一化最小和译码算法相比有0.25 dB的增益,与分层置信传播译码算法的译码性能十分接近,迭代次数仅有1次的增加,具有更好的收敛性能。 展开更多

关键词 低密度奇偶校验码 分层自适应最小和译码算法 归一化因子 偏移因子

在线阅读 下载PDF 职称材料

基于整数运算的LDPC码改进分层译码算法 被引量：4

3

作者 张嵩 马林华 +2 位作者 唐红 田雨 马汇淼 《系统工程与电子技术》 EI CSCD 北大核心 2013年第3期638-642,共5页

对低密度奇偶校验(low-density parity-check,LDPC)码在高斯信道下的分层译码算法进行深入研究,提出了一种基于整数运算的LDPC码改进分层译码算法。该算法中所有变量都用整数表示,因此非常便于硬件实现;同时将修正因子引入到分层译码算... 对低密度奇偶校验(low-density parity-check,LDPC)码在高斯信道下的分层译码算法进行深入研究,提出了一种基于整数运算的LDPC码改进分层译码算法。该算法中所有变量都用整数表示,因此非常便于硬件实现;同时将修正因子引入到分层译码算法中,使其译码性能有进一步地提高。在加性高斯白噪声信道下的仿真结果表明,改进分层译码算法有效地降低了计算复杂度,加速了译码收敛,并且具有更低的错误平层。 展开更多

关键词 低密度奇偶校验码 分层译码算法 整数运算 修正因子

在线阅读 下载PDF 职称材料

LDPC码的分层类拟合修正最小和译码算法 被引量：3

4

作者 宁晓燕 孙晶晶 +1 位作者 孙志国 宋禹良 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2022年第11期88-94,共7页

低密度奇偶检验码(LDPC)是一种广泛使用的信道编码,尤其在长码时性能更佳。与编码相对应的便是译码,起初LDPC译码算法的复杂度很高,因此在最小和(MS)译码算法中为了降低算法的复杂度,采用了近似运算,虽然有效地降低了算法的复杂度,却牺... 低密度奇偶检验码(LDPC)是一种广泛使用的信道编码,尤其在长码时性能更佳。与编码相对应的便是译码,起初LDPC译码算法的复杂度很高,因此在最小和(MS)译码算法中为了降低算法的复杂度,采用了近似运算,虽然有效地降低了算法的复杂度,却牺牲了部分的误码性能。针对这一现象,本文在最小和译码算法的基础上,再一次作出近似运算,提出类拟合修正最小和(CFMMS)译码算法。该算法会根据MS算法中的非线性函数构造出一种类拟合函数,可以对不同阈值内的变量节点信息作出不同的处理,尽可能实现对校验节点更新过程的准确补偿,使得到的结果更加接近于置信传播算法;在此基础上,应用分层式调度策略,提出一种分层类拟合修正最小和(LCFMMS)译码算法,改变了节点信息的更新顺序,提升了迭代更新中节点信息的可靠度,使得译码的收敛速度得以提升,同时节省了存储空间。仿真和数值结果表明,该文提出的译码算法在一定程度上提升了误码性能,且运算复杂度低、译码收敛速度快。 展开更多

关键词 低密度奇偶校验码 最小和译码算法 类拟合修正最小和译码算法 分层式调度

在线阅读 下载PDF 职称材料

改进的分层修正最小和LDPC译码算法及译码器设计 被引量：6

5

作者 倪俊枫 甘小莺 +1 位作者 张海滨 徐友云 《系统工程与电子技术》 EI CSCD 北大核心 2008年第12期2531-2535,共5页

提出了一种改进的分层修正最小和的LDPC译码算法,该算法充分考虑到了译码器硬件结构的特性,使用了部分信息节点提前中止迭代的方法,降低了译码器处理数据的位宽。同时,在这种算法的基础上,设计出了结构简单的译码器,该译码器在资源使用... 提出了一种改进的分层修正最小和的LDPC译码算法,该算法充分考虑到了译码器硬件结构的特性,使用了部分信息节点提前中止迭代的方法,降低了译码器处理数据的位宽。同时,在这种算法的基础上,设计出了结构简单的译码器,该译码器在资源使用非常少的情况下可以获得较高的译码吞吐量,同时保持译码器译码性能和相应的浮点算法很接近。另外通过合理地设计LDPC码校验矩阵(H矩阵)和译码器数据处理单元,使得译码器可以支持多种码长码率LDPC码译码。这样结构特点的译码器,在低功耗以及需要多种码长码率的编码进行数据传输的领域有着非常高的应用价值。 展开更多

关键词 低密度校验码 两次扩展 改进的分层修正最小和算法 译码器

在线阅读 下载PDF 职称材料

空间耦合LDPC码的分层译码算法 被引量：8

6

作者 吴皓威 武小飞 +1 位作者 邹润秋 欧静兰 《电子与信息学报》 EI CSCD 北大核心 2020年第8期1881-1887,共7页

针对长码长空间耦合低密度奇偶校验(SC-LDPC)码译码时延较长的问题,该文提出了分层滑动窗译码(LSWD)算法。该算法利用SC-LDPC子码码块的准循环特性和滑动窗内校验矩阵的层次结构,通过在滑动窗内对校验矩阵进行分层处理,优化层与层之间... 针对长码长空间耦合低密度奇偶校验(SC-LDPC)码译码时延较长的问题,该文提出了分层滑动窗译码(LSWD)算法。该算法利用SC-LDPC子码码块的准循环特性和滑动窗内校验矩阵的层次结构,通过在滑动窗内对校验矩阵进行分层处理,优化层与层之间消息传递,从而加快窗内译码的收敛速度,减少了译码迭代次数。仿真和分析结果表明:在相同的信噪比(SNR)条件和相同的误码性能要求下,LSWD算法所需的迭代次数少于滑动窗译码(SWD)算法,特别在高信噪比下,LSWD算法的迭代次数约为SWD算法的一半,从而有效缩短全局译码时延;在相同译码迭代次数下,LSWD算法的译码性能优于SWD算法,而其计算复杂度增加不大。 展开更多

关键词 空间耦合低密度奇偶校验码 分层算法 译码延时 滑动窗

在线阅读 下载PDF 职称材料

高速LDPC码分层译码器设计 被引量：2

7

作者 王鹏 陈咏恩 《小型微型计算机系统》 CSCD 北大核心 2009年第11期2294-2297,共4页

设计一种新型准并行LDPC分层译码器,实现对0.5码率,4608码长(3,6)规则准循环LDPC的实时译码.并在Altera公司的Stratix Ⅱ系列EP2S60器件上完成了布局布线.最高工作频94.47MHz,当最大迭代次数为25次时译码吞吐量可达58.70Mbps.与传统的T... 设计一种新型准并行LDPC分层译码器,实现对0.5码率,4608码长(3,6)规则准循环LDPC的实时译码.并在Altera公司的Stratix Ⅱ系列EP2S60器件上完成了布局布线.最高工作频94.47MHz,当最大迭代次数为25次时译码吞吐量可达58.70Mbps.与传统的TPMP译码方案相比,可减少近一半的平均译码迭代次数,而且可以显著降低RAM块的使用数量.整个设计具有很强的扩展性和通用性,只需作事先存储校验矩阵式样及行重信息,即可支持任意码率、规则及非规则码的准循环LDPC译码. 展开更多

关键词 准循环LDPC码 修正最小和算法 分层译码 准并行译码器

在线阅读 下载PDF 职称材料

一种加速收敛的LDPC码译码算法

8

作者 林志国 马林华 +1 位作者 田雨 李克志 《火力与指挥控制》 CSCD 北大核心 2011年第8期204-207,共4页

对高斯信道下LDPC(Low-Density Parity-Check)码的传统的译码算法进行分析,指出影响收敛速度的原因,并提出了一种基于整数运算的加速收敛的LDPC码译码算法。该算法融合分层译码(Layered Belief Propagation)算法、带偏移量的最小和算法(... 对高斯信道下LDPC(Low-Density Parity-Check)码的传统的译码算法进行分析,指出影响收敛速度的原因,并提出了一种基于整数运算的加速收敛的LDPC码译码算法。该算法融合分层译码(Layered Belief Propagation)算法、带偏移量的最小和算法(Offset Min-Sum)以及量化的优势。仿真验证表明该算法有效地减少了译码复杂度,加速了译码收敛,且性能上同传统的量化最小和算法相比没有下降。 展开更多

关键词 低密度奇偶校验码(LDPC) 收敛 分层译码(lbp)算法 带偏移量的最小和(OMS)算法 量化

在线阅读 下载PDF 职称材料

高吞吐量QC-LDPC码分层译码设计 被引量：4

9

作者 徐斌 贺玉成 《计算机工程》 CAS CSCD 北大核心 2019年第7期121-125,133,共6页

针对低密度奇偶校验译码器吞吐量较低、存储资源消耗较多的问题,提出一种QC-LDPC码分层译码算法。利用接收信道模块初始化似然比信息,并结合存储校验信息和后验信息给出基于分层最小和的节点自更新译码算法,根据后验信息符号位对译码器... 针对低密度奇偶校验译码器吞吐量较低、存储资源消耗较多的问题,提出一种QC-LDPC码分层译码算法。利用接收信道模块初始化似然比信息,并结合存储校验信息和后验信息给出基于分层最小和的节点自更新译码算法,根据后验信息符号位对译码器进行判决。仿真结果表明,改进译码器资源消耗相对于传统译码器减少20 %,当迭代次数为10时,吞吐量可达516.8 Mb/s。 展开更多

关键词 低存储量 并行分层 高吞吐量 校验节点自更新算法 译码器

在线阅读 下载PDF 职称材料

QC-LDPC码的高性能译码器实现 被引量：1

10

作者 田雨 马林华 林志国 《计算机工程》 CAS CSCD 北大核心 2011年第1期235-237,共3页

在对分层译码算法优化的基础上,提出一种多码率QC-LDPC译码器。采用改进的分层消息传播算法实现快速收敛,将译码迭代次数降到经典方法的50%以下。架构中用于存储中间置信信息的存储器数量只有4个,减少了芯片面积和功耗。校验节点置信度... 在对分层译码算法优化的基础上,提出一种多码率QC-LDPC译码器。采用改进的分层消息传播算法实现快速收敛,将译码迭代次数降到经典方法的50%以下。架构中用于存储中间置信信息的存储器数量只有4个,减少了芯片面积和功耗。校验节点置信度更新采用校正的整数量化的分层算法,降低了计算复杂度。选取的校正因子降低了译码器的误码率。基于该架构实现QC-LDPC译码器,融合3种码率,芯片规模为60万门,时钟频率为110 MHz,1/2码率的译码速率可达134 Mb/s。 展开更多

关键词 准循环LDPC码 分层译码算法 多码率 低功耗

在线阅读 下载PDF 职称材料

一种新的LDPC译码器设计

11

作者 王锦山 袁柳清 《系统工程与电子技术》 EI CSCD 北大核心 2008年第10期2031-2034,F0003,共5页

对LDPC编译码技术进行了介绍,指出LDPC译码算法可以用高度并行的结构实现,可以达到很高的译码吞吐量。提出了分层修正最小和译码算法并对该算法进行了定点仿真,仿真结果表明,该算法性能优良并且能降低迭代次数以提高吞吐量,该算法在最... 对LDPC编译码技术进行了介绍,指出LDPC译码算法可以用高度并行的结构实现,可以达到很高的译码吞吐量。提出了分层修正最小和译码算法并对该算法进行了定点仿真,仿真结果表明,该算法性能优良并且能降低迭代次数以提高吞吐量,该算法在最好情况下可以节省一半的迭代次数。设计了一种新的LDPC译码器并完成了FPGA硬件实现,这种译码器能够实现LDPC码高速译码,实现了100 Mbps的译码吞吐量。该译码器能够支持多种通信标准的LDPC码译码,从而节省系统总体成本。 展开更多

关键词 低密度奇偶校验码 分层修正最小和译码算法 IEEE 802.16e 译码器

在线阅读 下载PDF 职称材料

非规则低密度奇偶校验码译码器的结构设计和优化

12

作者 陈徐薇 甘小莺 +2 位作者 俞晖 华颖 徐友云 《上海交通大学学报》 EI CAS CSCD 北大核心 2010年第2期149-155,共7页

提出了一种通用的非规则低密度奇偶校验码译码器,可适用于通过单位阵准循环移位扩展构造的任意行重非规则LDPC码.该译码器通过调整译码存储单元的存储内容而节省了一个交织网络.同时,针对处理非规则LDPC码译码过程中由行列重差异所引起... 提出了一种通用的非规则低密度奇偶校验码译码器,可适用于通过单位阵准循环移位扩展构造的任意行重非规则LDPC码.该译码器通过调整译码存储单元的存储内容而节省了一个交织网络.同时,针对处理非规则LDPC码译码过程中由行列重差异所引起的流水冲突,提出了优化的插入空闲等待时钟周期方法以及预处理方法,有效地避免了流水冲突,从而保证了该译码器的高吞吐量以及译码性能. 展开更多

关键词 低密度奇偶校验码 分层修正最小和算法 译码器

在线阅读 下载PDF 职称材料

基于GPU的LDPC存储优化并行译码结构设计

13

作者 葛帅 刘荣科 侯毅 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2013年第3期421-426,共6页

提出了一种基于Nvidia公司Fermi架构图形处理单元(GPU,Graphic Pro-cessing Unit)的分层低密度奇偶校验LDPC(Low-Density Parity-Check)码译码算法的译码器结构优化设计.利用GPU架构的并行性特点,采用帧间与层内双重并行的处理方式,充... 提出了一种基于Nvidia公司Fermi架构图形处理单元(GPU,Graphic Pro-cessing Unit)的分层低密度奇偶校验LDPC(Low-Density Parity-Check)码译码算法的译码器结构优化设计.利用GPU架构的并行性特点,采用帧间与层内双重并行的处理方式,充分利用流多处理器硬件资源,有效缓解了分层译码算法并行度受限的问题.此外,通过采取片上constantmemory存储器压缩存储校验矩阵以及利用片外global memory存储器对译码迭代信息进行联合访问的优化方法,有效降低了访存延迟,提高了译码吞吐率.测试结果表明,通过采用多帧并行处理和存储器访问优化可以提升基于GPU的LDPC译码器吞吐率14.9～34.8倍. 展开更多

关键词 准循环低密度奇偶校验码 图形处理单元 多帧处理 分层译码算法 存储优化

在线阅读 下载PDF 职称材料

基于LDPC码的跳频抗干扰性能 被引量：5

14

作者 薛明浩 马林华 +1 位作者 林志国 野晓东 《计算机应用》 CSCD 北大核心 2011年第8期2037-2039,共3页

为了提高跳频通信的抗干扰性能,将低密度奇偶校验(LDPC)码与跳频通信相结合。通过对编码算法中的"贪婪算法"的复杂度简化和带偏移量的分层量化译码(LBP-OMS)算法的应用,提高了码字的纠错性能。实验表明,当某些频带受强噪声干... 为了提高跳频通信的抗干扰性能,将低密度奇偶校验(LDPC)码与跳频通信相结合。通过对编码算法中的"贪婪算法"的复杂度简化和带偏移量的分层量化译码(LBP-OMS)算法的应用,提高了码字的纠错性能。实验表明,当某些频带受强噪声干扰时,改进后的信道编译码方法提高了跳频通信的抗干扰能力。 展开更多

关键词 跳频通信 宽带阻塞干扰 低密度奇偶校验码 贪婪算法 带偏移量的分层量化译码算法

在线阅读 下载PDF 职称材料