-
题名基于Verilog语言的可预置加减计数器的设计
被引量：2
- 1
-
-
作者
胡滨
-
机构
西安邮电学院
-
出处
《现代电子技术》
2007年第16期177-178,181,共3页
-
文摘
计数器是大规模集成电路中运用最广泛的结构之一。在模拟及数字集成电路设计当中,灵活地选择与使用计数器可以实现很多复杂的功能,可以大量减少电路设计的复杂度和工作量。讨论了一种可预置加减计数器的设计,运用Verilog HDL语言设计出了一种同步的可预置加减计数器,该计数器可以根据控制信号分别实现加法计数和减法计数,从给定的预置位开始计数,并给出详细的VerilogHDL源代码。最后,设计出了激励代码对其进行仿真验证,实验结果证明该设计符合功能要求,可以实现预定的功能。
-
关键词
VERILOG
HDL
可逆计数器
MODELSIM
可预置加减计数器
-
Keywords
Verilog HDL
reversible counter
ModelSim
preset modified counter
-
分类号
TN47
[电子电信—微电子学与固体电子学]
-
-
题名伪随机计数器的设计原理
被引量：3
- 2
-
-
作者
郑艳梅
方葛丰
张丹
-
机构
电子测试技术国家重点实验室
-
出处
《电子测量与仪器学报》
CSCD
2006年第2期89-92,共4页
-
文摘
传统线性加减计数器的进位结构制约了计数器硬件在高速度下的应用,将通讯系统中的伪随机序列的原理应用在计数中便可达到高速计数的目的。本文通过详细介绍4位伪随机计数器来说明伪随机计数器的原理。进而寻求实现任意位伪随机计数器的公式,即本原多项式。最后介绍了一些经过FPGA仿真的实验数据,数据对比了加减计数器和伪随机计数器在运算速度上的显著差距。
-
关键词
伪随机序列
线性反馈移位寄存器
本原多项式
伪随机计数器
加减计数器
现场可编程门阵列
-
Keywords
pseudo-random sequence （ PRS）, linear feedback shift register （ LFSR ）, essential polynomial,pseudo-random counter（PRC）, plus-minus counter（PMC）, field programmable gate array（FPGA）.
-
分类号
TN914.42
[电子电信—通信与信息系统]
TP332.12
[自动化与计算机技术—计算机系统结构]
-
-
题名回声测深仪回波信号模拟器的原理及应用
- 3
-
-
作者
吴炳昭
-
机构
北海舰队海测船大队
-
出处
《海洋测绘》
1997年第2期28-34,共7页
-
文摘
一、引言 回声测深仪作为一种测量用仪器,其精度和稳定性应定期进行检定,为此各种版本的《海道测量规范》中都要求在出测前对回声测深仪进行停泊稳定性试验。但是随着现今装备技术水平的提高,该项规定已显出明显的不足,因为目前生产及装备的测深仪其标称精度均优于1％。举例来说,即在水深10m时,扣除海区声速的影响后,实际误差应在±0.1m以内。由于海区声速随着时间、地点和深度的变化而变化,其取值范围通常为1420～1540m/sec,这样当测深仪设计声速为1500m/sec时,10m处由此造成的误差最大可达0.35m。因此要检定出0.
-
关键词
回波信号模拟器
回声测深仪
模拟回波
减计数器
触发信号
计数单元
可编程
频率合成器
电原理图
测深精度
-
分类号
P716
[天文地球—海洋科学]
-
