检索结果-维普期刊中文期刊服务平台

发射机前级放大器热冗余电路: 1; 作者林守远陈树铮《现代雷达》 CSCD 1989年第5期44-47,共4页; 当前最先进的雷达,一般都采用固态功放组件组成的发射机。这种固态发射机可有两种型式:一种是相控阵体制,每个组件接一个辐射单元;另一种则是由若干个组件经由一个功率合成器形成高功率再送到天线的馈电喇叭。这两种型式的固态发射机均... 展开更多; 关键词雷达发射机前级放大器冗余电路; 在线阅读下载PDF 职称材料

伪准确计算的高故障容忍度冗余电路实现: 2; 作者侯立刚吴武臣《中国集成电路》 2008年第2期48-51,共4页; 本文提出了伪准确计算的概念。集成电路规模的扩大和制造工艺中不断增加的缺陷给大规模集成电路的测试和验证带来巨大的压力。针对故障容忍度(Fault Tolerance,FT)的研究是缓解测试和验证压力的有效方向。传统的错误容忍度的研究和相关... 展开更多; 关键词伪准确故障容忍度错误容忍度冗余电路测试; 在线阅读下载PDF 职称材料

WYZ-97型18信息无绝缘移频自动闭塞冗余电路的工程设计: 3; 作者莫志松《铁道通信信号》 2000年第3期25-26,共2页; 关键词无绝缘移频自动闭塞系统冗余电路工程设计; 在线阅读下载PDF 职称材料

8ns 4M_bit高可靠性静态随机存储器: 4; 作者王燕周云波 +1 位作者张国贤杨晓花《电子与封装》 2010年第10期16-20,共5页; 为了满足目前对大容量、高速、高可靠性静态随机存储器(SRAM)越来越多的需求和解决高集成度的SRAM成品率深受生产工艺影响的问题,文章提出了一个256k×16bit高性能SRAM的设计。主要针对以下几个方面进行了描述:采用分级字线的方法... 展开更多; 关键词静态存储器字线局部译码电路电压降低转换电路冗余修补电路; 在线阅读下载PDF 职称材料

题名发射机前级放大器热冗余电路: 1; 作者林守远陈树铮; 机构南京电子技术研究所; 出处《现代雷达》 CSCD 1989年第5期44-47,共4页; 文摘当前最先进的雷达,一般都采用固态功放组件组成的发射机。这种固态发射机可有两种型式:一种是相控阵体制,每个组件接一个辐射单元;另一种则是由若干个组件经由一个功率合成器形成高功率再送到天线的馈电喇叭。这两种型式的固态发射机均有许多个固态功放组件,少则几十路,多则成百上千路。因此,激励这许多功放组件的前级放大器的可靠性就非常关键。多路放大组件组成的发射机的一个最大的优点就是多路组件即使损坏一路或者若干路,这个发射机仍能保持工作状态,只不过功率有所下降,而若是它的前级激励放大器发生故障,则导致整个发射机停止工作。; 关键词雷达发射机前级放大器冗余电路; 分类号 TN957.3 [电子电信—信号与信息处理]; 在线阅读下载PDF 职称材料

题名伪准确计算的高故障容忍度冗余电路实现: 2; 作者侯立刚吴武臣; 机构北京工业大学集成电路与系统实验室; 出处《中国集成电路》 2008年第2期48-51,共4页; 文摘本文提出了伪准确计算的概念。集成电路规模的扩大和制造工艺中不断增加的缺陷给大规模集成电路的测试和验证带来巨大的压力。针对故障容忍度(Fault Tolerance,FT)的研究是缓解测试和验证压力的有效方向。传统的错误容忍度的研究和相关的电路设计主要通过冗余的可替换电路实现无错误电路(有时只针对特定目标程序)。本文通过重新定义"准确",提出了伪准确定义的概念,并通过创新的冗余电路结构实现。示例电路为冗余伪准确反相器。本文通过伪准确反相器与三模冗余(triple-modular redundancy TMR)和双备用(two spares)等FT技术的比较,给出伪准确计算的实现原理、误差积累分析。示例电路的仿真和分析表明伪准确计算在缩减测试成本和提高系统可靠性方面有潜在的价值。; 关键词伪准确故障容忍度错误容忍度冗余电路测试; Keywords Pseudo accurate Fault Tolerance Error Tolerance Redundancy Circuit Test; 分类号 TN407 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名WYZ-97型18信息无绝缘移频自动闭塞冗余电路的工程设计: 3; 作者莫志松; 机构铁道部第三勘测设计院电信处; 出处《铁道通信信号》 2000年第3期25-26,共2页; 关键词无绝缘移频自动闭塞系统冗余电路工程设计; 分类号 U284.43 [交通运输工程—交通信息工程及控制]; 在线阅读下载PDF 职称材料

题名8ns 4M_bit高可靠性静态随机存储器: 4; 作者王燕周云波张国贤杨晓花; 机构苏州大学电子信息学院江南大学物联网工程学院中国电子科技集团公司第; 出处《电子与封装》 2010年第10期16-20,共5页; 文摘为了满足目前对大容量、高速、高可靠性静态随机存储器(SRAM)越来越多的需求和解决高集成度的SRAM成品率深受生产工艺影响的问题,文章提出了一个256k×16bit高性能SRAM的设计。主要针对以下几个方面进行了描述:采用分级字线的方法和字线局部译码电路,提高速度;采用全PMOS管启动电路、与电源无关的偏置和加入补偿电容的稳压电路消除振荡、提高可靠性、降低功耗;冗余修补电路提高产品成品率。该4M_bitSRAM芯片采用SMIC0.18μm标准工艺,地址转换和存取时间仅为8ns,在SS模型125℃加入寄生参数且每个I/OPAD端口挂50pF电容的情况下,仿真结果表明从地址建立到数据读出仅需要7.16ns。; 关键词静态存储器字线局部译码电路电压降低转换电路冗余修补电路; Keywords SRAM local word line decoder VDC redundancy repair circuit; 分类号 TN402 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料