期刊文献+
共找到144篇文章
< 1 2 8 >
每页显示 20 50 100
基于模块复用的存储器内建自测试电路优化
1
作者 张晓旭 山丹 《中国集成电路》 2025年第4期69-73,共5页
针对传统的存储器内建自测试电路中存在的额外电路资源消耗过大的问题,本研究提出了一种基于模块复用的存储器内建自测试电路优化方法。该方法通过控制器模块的复用,实现了多个被测存储器模块对控制器资源的高效共享,从而在保证测试效... 针对传统的存储器内建自测试电路中存在的额外电路资源消耗过大的问题,本研究提出了一种基于模块复用的存储器内建自测试电路优化方法。该方法通过控制器模块的复用,实现了多个被测存储器模块对控制器资源的高效共享,从而在保证测试效率的同时显著降低了硬件资源需求。实验结果表明,相比传统的存储器内建自测试电路,本文提出的优化电路在保证测试质量的同时,节省的硬件资源与存储器数量成正比。本研究不仅为存储器内建自测试技术提供了一种新的优化思路,也为未来存储器测试技术的发展提供了有力支持。 展开更多
关键词 存储器内建自测试 模块复用 故障检测 MARCH算法
在线阅读 下载PDF
基于共享总线结构的存储器内建自测试电路
2
作者 雷鹏 纪元法 +1 位作者 肖有军 李尤鹏 《半导体技术》 北大核心 2024年第2期158-163,200,共7页
随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设... 随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设计,将物理存储器拼接组成逻辑存储器模块,再整合多个逻辑存储器成为一个大的存储器集模块,MBIST控制器针对存储器集进行MBIST,从而减少测试逻辑数量以达到减小测试电路占用面积的目的。通过实验证明,该结构可以满足MBIST相关需求,相较于针对单颗存储器测试的传统MBIST电路面积减小了21.44%。该方案具有良好的实用性,可以为相关存储器测试设计提供参考。 展开更多
关键词 共享总线结构 存储器内建自测试(Mbist) 逻辑存储器 测试电路面积 层次化设计
在线阅读 下载PDF
逻辑内建自测试技术进展综述
3
作者 金敏 向东 《集成技术》 2024年第1期44-61,共18页
逻辑内建自测试(logic buit-in self-test,LBIST)是一种可测试性设计技术,利用芯片、板级或系统上的部分电路测试数字逻辑电路本身。LBIST对于许多应用来说至关重要,尤其是国防、航空航天、自动驾驶等生命和任务关键型的应用。这些应用... 逻辑内建自测试(logic buit-in self-test,LBIST)是一种可测试性设计技术,利用芯片、板级或系统上的部分电路测试数字逻辑电路本身。LBIST对于许多应用来说至关重要,尤其是国防、航空航天、自动驾驶等生命和任务关键型的应用。这些应用需要执行片上、板上或系统内自检,以提高整个系统的可靠性及执行远程诊断的能力。该文首先给出了常用的LBIST分类,并描述了经典的,也是工业界应用最成功的LBIST架构——使用多输入特征寄存器和并行移位序列产生器的自测试架构;其次,对国内外研究团队、研究进展进行了总结;再次,详细剖析了LBIST的基本原理、时序控制、确定性自测试设计、低功耗设计、“X”容忍等关键技术点,列举出了主流的LBIST商业工具,并逐一分析了其软件架构和技术特点;最后,讨论当前LBIST技术仍需进一步解决的问题,并进行展望。 展开更多
关键词 逻辑内建自测试 伪随机序列产生器 多输入特征寄存器 确定性自测试 测试性设计
在线阅读 下载PDF
嵌入式存储器内建自测试的原理及实现 被引量:15
4
作者 陆思安 何乐年 +1 位作者 沈海斌 严晓浪 《固体电子学研究与进展》 CAS CSCD 北大核心 2004年第2期205-208,共4页
随着集成电路设计规模的不断增大 ,在芯片中特别是在系统芯片 SOC( system on a chip)中嵌入大量存储器的设计方法正变得越来越重要。文中详细分析了嵌入式存储器内建自测试的实现原理 ,并给出了存储器内建自测试的一种典型实现。
关键词 嵌入式存储器 存储器内建自测试 MARCH算法
在线阅读 下载PDF
生成确定性测试图形的内建自测试方法 被引量:5
5
作者 雷绍充 邵志标 梁峰 《西安交通大学学报》 EI CAS CSCD 北大核心 2005年第8期880-884,共5页
为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综... 为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综合方案,最后自动生成BIST电路描述.由于结合了确定性测试和伪随机测试的优点,该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色,特别适于CMOS组合逻辑电路的测试.基于ISCAS85Benchmark的实验结果表明,所设计的BIST电路在硬件开销、速度、测试功耗等方面均优于传统的伪随机测试电路,测试时间显著减少. 展开更多
关键词 低功耗 确定性测试图形 内建自测试 状态机
在线阅读 下载PDF
一种有效的ADC内建自测试方案 被引量:7
6
作者 吴光林 胡晨 李锐 《电子器件》 CAS 2003年第2期190-193,共4页
内建自测试是降低ADC电路测试成本的有效方法。通过最小二乘法和斜坡柱状图,我们得出了测试ADC电路的增益误差、失调误差、微分非线性和积分非线性的算法。根据这些测试算法,介绍了一种易于片上集成的内建自测试结构。实验结果表明,该... 内建自测试是降低ADC电路测试成本的有效方法。通过最小二乘法和斜坡柱状图,我们得出了测试ADC电路的增益误差、失调误差、微分非线性和积分非线性的算法。根据这些测试算法,介绍了一种易于片上集成的内建自测试结构。实验结果表明,该内建自测试方案具有较高的测试精度。 展开更多
关键词 A/D 测试算法 内建自测试
在线阅读 下载PDF
一款雷达信号处理SOC芯片的存储器内建自测试设计 被引量:5
7
作者 饶全林 何春 +1 位作者 饶青 刘辉华 《微电子学与计算机》 CSCD 北大核心 2008年第7期95-99,共5页
内建自测试(BIST)为嵌入式存储器提供了一种有效的测试方法.详细介绍了存储器故障类型及内建自测试常用的March算法和ROM算法.在一款雷达信号处理SOC芯片中BIST被采用作为芯片内嵌RAM和ROM的可测试性设计的解决方案.利用BIST原理成功地... 内建自测试(BIST)为嵌入式存储器提供了一种有效的测试方法.详细介绍了存储器故障类型及内建自测试常用的March算法和ROM算法.在一款雷达信号处理SOC芯片中BIST被采用作为芯片内嵌RAM和ROM的可测试性设计的解决方案.利用BIST原理成功地为芯片内部5块RAM和2块ROM设计了自测试电路,并在芯片的实际测试过程中成功完成对存储器的测试并证明内嵌存储器不存在故障. 展开更多
关键词 存储器内建自测试 故障模型 MARCH算法 ROM算法 测试性设计
在线阅读 下载PDF
一种基于存储器内建自测试的新型动态March算法设计 被引量:4
8
作者 蔡志匡 余昊杰 +2 位作者 杨航 王子轩 郭宇锋 《电子与信息学报》 EI CSCD 北大核心 2023年第9期3420-3429,共10页
存储器作为片上系统(SoC)中最大和最重要的模块之一,它的稳定性和可靠性关乎着整个芯片能否正常工作。为了提高存储器的测试效率,该文提出一种新型动态March算法——Dynamic-RAWC。相比经典的March RAW算法,Dynamic-RAWC算法有着更良好... 存储器作为片上系统(SoC)中最大和最重要的模块之一,它的稳定性和可靠性关乎着整个芯片能否正常工作。为了提高存储器的测试效率,该文提出一种新型动态March算法——Dynamic-RAWC。相比经典的March RAW算法,Dynamic-RAWC算法有着更良好的故障检测效果:动态故障覆盖率提高了31.3%。这个可观的效果得益于所提算法以经典的March RAW算法为基础进行优化,融入了Hammer,March C+算法的测试元素和一些新的测试元素。不同于普通March型算法的固定元素,所提算法支持用户自定义算法的执行顺序以适应不同的故障检测需求,能够动态地控制算法元素,在时间复杂度和故障覆盖率之间进行调整从而达到良好的平衡。 展开更多
关键词 存储器内建自测试 MARCH算法 动态故障 故障覆盖率
在线阅读 下载PDF
一种新颖的乘法器核内建自测试设计方法 被引量:3
9
作者 雷绍充 邵志标 梁峰 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2006年第5期819-823,共5页
提出一种新颖的乘法器核内建自测试(BIST)方法,结合C可测性与伪随机测试的优点,所设计的测试电路的附加面积比传统的伪随机电路要低56%.该方法采用独特的赋值方法,生成精简的、故障覆盖率高于99%的测试图形,并用开发的软件对测试图形排... 提出一种新颖的乘法器核内建自测试(BIST)方法,结合C可测性与伪随机测试的优点,所设计的测试电路的附加面积比传统的伪随机电路要低56%.该方法采用独特的赋值方法,生成精简的、故障覆盖率高于99%的测试图形,并用开发的软件对测试图形排序和压缩,平均跳变密度和宽度得以大大减少.基于上述研究成果,可容易实现低成本BIST电路.基于Synopsys相关工具软件的模拟和分析结果表明,提出的BIST电路在面积、功耗和速度等方面均优于现有的BIST设计. 展开更多
关键词 低成本 C可测性 内建自测试 乘法器
在线阅读 下载PDF
基于部分扫描的低功耗内建自测试 被引量:2
10
作者 李杰 李锐 +1 位作者 杨军 凌明 《固体电子学研究与进展》 CAS CSCD 北大核心 2005年第1期72-76,共5页
在分析全扫描内建自测试 (BIST)过高测试功耗原因的基础上 ,提出了一种选择部分寄存器成为扫描单元的部分扫描算法来实现低功耗 BIST。实验表明 ,提出的方法在保证测试覆盖率的条件下能同时降低 BIST的峰值功耗和平均功耗 ,降幅分别高达... 在分析全扫描内建自测试 (BIST)过高测试功耗原因的基础上 ,提出了一种选择部分寄存器成为扫描单元的部分扫描算法来实现低功耗 BIST。实验表明 ,提出的方法在保证测试覆盖率的条件下能同时降低 BIST的峰值功耗和平均功耗 ,降幅分别高达 46%和 69%。 展开更多
关键词 部分扫描 测试功耗 内建自测试 测试
在线阅读 下载PDF
全数字的模数转换器内建自测试方案 被引量:3
11
作者 饶进 吴光林 +1 位作者 凌明 胡晨 《应用科学学报》 CAS CSCD 2004年第3期356-359,共4页
提出了一种针对片上模数转换器进行内建自测试的方法.利用斜坡信号作为测试激励,测试电路可以通过对转换器的低位进行测试来获取增益误差、失调误差以及微分非线性和积分非线性误差.该方法测试结构简单,并具有较高的测试速度.
关键词 模数转换器 内建自测试 测试算法 模拟集成电路 信号分析器
在线阅读 下载PDF
低功耗内建自测试的参数优选 被引量:3
12
作者 胡晨 杨军 史又华 《应用科学学报》 CAS CSCD 2002年第3期301-304,共4页
提出了面向低峰值功耗进行 BIST参数优化的问题 ,给出了相应的种子选取算法 .实验结果表明该方法不需要额外的硬件开销 。
关键词 参数优化 内建自测试 低功耗设计 线性反馈移位寄存器 集成电路 功耗模型 种子选取算法
在线阅读 下载PDF
FCT6芯片的内建自测试方法 被引量:1
13
作者 王巍 高德远 +2 位作者 牟澄宇 张盛兵 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2000年第3期352-356,共5页
FCT6芯片是一个集成了 Intel80 31微处理器及一些外围电路的嵌入式微控制器 ,它的集成度和复杂度高 ,又有嵌入式 RAM部件 ,而且芯片管脚数相对较少 ,必须要有一定的可测试性设计来简化测试代码 ,提高故障覆盖率。简要讨论了 FCT6芯片的... FCT6芯片是一个集成了 Intel80 31微处理器及一些外围电路的嵌入式微控制器 ,它的集成度和复杂度高 ,又有嵌入式 RAM部件 ,而且芯片管脚数相对较少 ,必须要有一定的可测试性设计来简化测试代码 ,提高故障覆盖率。简要讨论了 FCT6芯片的以自测试为核心的可测试性设计框架 ,着重介绍了内建自测试的设计与实现 ,即 :芯片中控制器 PLA和内嵌 RAM结构的内建自测试设计。测试代码开发过程中的仿真结果表明 ,这些可测试性设计大大缩短了测试代码的长度 ,并保证了满意的故障覆盖率。 展开更多
关键词 内建自测试 微处理器 测试 故障仿真 FCT6芯片
在线阅读 下载PDF
一种基于JTAG的CLB内建自测试方法 被引量:1
14
作者 郭德春 杨金孝 +2 位作者 陈雷 周涛 张帆 《微电子学与计算机》 CSCD 北大核心 2011年第5期194-196,200,共4页
针对Virtex-4型FPGA中可编程逻辑块故障检测的需求,提出了一种基于JTAG的内建自测试方法,并基于DEV++平台自行开发了基于并口的专用边界扫描测试软件.该方法可以比较可靠的检测FPGA中存在故障的可编程逻辑块,并能比较高的分辨率实现故... 针对Virtex-4型FPGA中可编程逻辑块故障检测的需求,提出了一种基于JTAG的内建自测试方法,并基于DEV++平台自行开发了基于并口的专用边界扫描测试软件.该方法可以比较可靠的检测FPGA中存在故障的可编程逻辑块,并能比较高的分辨率实现故障的定位.与传统的单故障检测方法相比,提出的改进型测试方法可以检测和定位多个故障CLB,并可以对故障类型进行诊断.实验结果表明:提出的测试方法可以精确的检测和定位存在故障的多个CLB,对具有类似结构的SRAM型FPGA具有普遍适用性. 展开更多
关键词 JTAG 内建自测试 FPGA 可编程逻辑块 故障检测
在线阅读 下载PDF
数字IP芯核的多特征比较内建自测试方法(英文) 被引量:2
15
作者 谢永乐 王玉文 陈光 《四川大学学报(工程科学版)》 EI CAS CSCD 北大核心 2006年第6期153-158,共6页
由于不确知那些不属于IP芯核测试集的测试矢量的无故障响应,造成在伪随机测试下测试者无法获取被测IP芯核的无故障特征,上述事实构成了测试数字IP芯核的挑战之一。基于多特征检验原理,研究了适用于数字IP芯核的内建自测试(B IST)实现方... 由于不确知那些不属于IP芯核测试集的测试矢量的无故障响应,造成在伪随机测试下测试者无法获取被测IP芯核的无故障特征,上述事实构成了测试数字IP芯核的挑战之一。基于多特征检验原理,研究了适用于数字IP芯核的内建自测试(B IST)实现方法———MSCB IST。分析了多特征比较的故障混叠概率,并给出了其近似值。通过执行芯片上的多特征检查,显著降低了故障的潜隐性。MSCB IST无需存储多个无故障特征,支持并行的测试和特征检查,可以显著减少功能测试中的测试时间和降低故障混叠的概率。MSCB IST既可以用于确定性测试,也可以用于伪随机测试。 展开更多
关键词 IP芯核 内建自测试 伪随机测试 测试响应压缩
在线阅读 下载PDF
VLSI流水化格型数字滤波器的内建自测试 被引量:2
16
作者 杨德才 谢永乐 陈光 《电子学报》 EI CAS CSCD 北大核心 2007年第11期2184-2188,共5页
格型数字滤波器在信号处理领域得到了广泛应用,本文针对VLSI实现的流水化格型数字滤波器,提出了一种内建自测试方案,不需要对其内部基本功能单元作任何更改,且能在较短时间内检测所有的单固定型故障.所有测试序列都采用简单的算术运算产... 格型数字滤波器在信号处理领域得到了广泛应用,本文针对VLSI实现的流水化格型数字滤波器,提出了一种内建自测试方案,不需要对其内部基本功能单元作任何更改,且能在较短时间内检测所有的单固定型故障.所有测试序列都采用简单的算术运算产生.通过对已有功能模块如累加器的复用,作为测试序列生成和响应压缩,该方案能实现真速测试并最大程度的减少了硬件占用和系统性能占用. 展开更多
关键词 内建自测试 可测性设计 格型数字滤波器 伪穷举测试
在线阅读 下载PDF
阵列乘法器通路时延故障的内建自测试 被引量:2
17
作者 杨德才 陈光 谢永乐 《电子与信息学报》 EI CSCD 北大核心 2009年第1期238-241,共4页
阵列乘法器因高度集成和高速运行,容易受到时延故障的困扰。该文对阵列乘法器的通路时延故障提出了一种用累加器实现的以单跳变序列作为测试序列的内建自测试方案。已有的理论和实践表明采用单跳变测试序列比多跳变序列具有更高的测试... 阵列乘法器因高度集成和高速运行,容易受到时延故障的困扰。该文对阵列乘法器的通路时延故障提出了一种用累加器实现的以单跳变序列作为测试序列的内建自测试方案。已有的理论和实践表明采用单跳变测试序列比多跳变序列具有更高的测试鲁棒性。同时,该文的测试方案在测试通路覆盖率和测试向量数之间做到了兼顾。仿真结果表明这种单跳变测试序列具有高测试通路覆盖率。此外,测试生成通过系统已有累加器的复用可节省硬件成本开销。 展开更多
关键词 阵列乘法器 内建自测试 时延故障测试 通路时延故障 单跳变序列
在线阅读 下载PDF
嵌入式存储器的内建自测试算法及测试验证 被引量:3
18
作者 林晓伟 郑学仁 +2 位作者 刘汉华 闾晓晨 万艳 《中国集成电路》 2006年第2期77-80,共4页
嵌入式存储器的广泛应用使得内建自测试(BIST,Built-In Self-Test)在当前SoC设计中具有重要的作用,本文着重分析比较了几种BIST测试算法,并对嵌入式BIST的体系结构进行了剖析,最后深入研究了MARCH C-算法的实际应用,使用UMC.18SRAM和2P... 嵌入式存储器的广泛应用使得内建自测试(BIST,Built-In Self-Test)在当前SoC设计中具有重要的作用,本文着重分析比较了几种BIST测试算法,并对嵌入式BIST的体系结构进行了剖析,最后深入研究了MARCH C-算法的实际应用,使用UMC.18SRAM和2PRAM仿真模型对存储器的BIST测试进行了验证,并成功将其应用于一款USB音视频芯片。 展开更多
关键词 嵌入式存储器 测试验证 测试算法 bist 内建自测试 SOC设计 MARCH 体系结构 仿真模型 SRAM
在线阅读 下载PDF
一种新颖的数模转换器静态参数内建自测试方法 被引量:1
19
作者 程梦璋 《微电子学与计算机》 CSCD 北大核心 2013年第10期127-129,133,共4页
提出了一种新颖的数模转换器(DAC)静态参数内建自测试(BIST)方法.该方法采用斜坡信号发生器和两个参考电压作为标准信号源和误差极限电压,测试DAC的四个主要的静态参数:失调误差(offset),增益误差(gain error),积分非线性误差(INL)和微... 提出了一种新颖的数模转换器(DAC)静态参数内建自测试(BIST)方法.该方法采用斜坡信号发生器和两个参考电压作为标准信号源和误差极限电压,测试DAC的四个主要的静态参数:失调误差(offset),增益误差(gain error),积分非线性误差(INL)和微分非线性误差(DNL),有效地节省了参考源的数目.静态参数计算的优化以及测试器件的共享使得BIST电路所占芯片面积大大减小.仿真结果表明该方法是一种简单的测试DAC静态误差的内建自测试结构. 展开更多
关键词 内建自测试 积分非线性误差 微分非线性误差 静态误差
在线阅读 下载PDF
内建自测试多特征混淆模型
20
作者 郑文荣 王树宗 朱华兵 《海军工程大学学报》 CAS 北大核心 2010年第2期74-78,共5页
特征分析广泛应用于内建自测试体系的响应分析中,通过建立多输入线性移位寄存器的2状态马尔可夫模型和4状态马尔可夫模型,研究了时间无关空间相关及时空均相关下的响应分析器测试序列长度与混淆概率关系,获得混淆的精确数学模型。通过... 特征分析广泛应用于内建自测试体系的响应分析中,通过建立多输入线性移位寄存器的2状态马尔可夫模型和4状态马尔可夫模型,研究了时间无关空间相关及时空均相关下的响应分析器测试序列长度与混淆概率关系,获得混淆的精确数学模型。通过对某控制系统单多特征内建自测试体系混淆结果比较表明:多特征分析可获得更小的混淆概率和更高的测试效率。 展开更多
关键词 内建自测试 线性反馈移位寄存器 混淆概率 马尔可夫过程
在线阅读 下载PDF
上一页 1 2 8 下一页 到第
使用帮助 返回顶部