-
题名基于内嵌空腔绝缘体上硅的GAA器件电学表征与分析
- 1
-
-
作者
周虹阳
刘强
赵兰天
陈锦
俞文杰
-
机构
中国科学院上海微系统与信息技术研究所
中国科学院大学
-
出处
《半导体技术》
CAS
北大核心
2023年第7期563-569,共7页
-
基金
国家重点研发计划资助项目(2022YFB4401700)。
-
文摘
全包围环栅(GAA)器件具有极强的栅控能力,但工艺较为复杂,需采用先进工艺节点制备。基于新型内嵌空腔绝缘体上硅(VESOI)衬底,设计并制备了2种结构的GAA器件(纯GAA器件和π-GAA-π器件)和作为对照组的π器件,并进行了电学表征和分析。2种GAA器件均表现出良好的电学性能,开关比均达到108。纯GAA器件表现出更小的亚阈值摆幅(62 mV/dec)、更大的电流密度和更小的漏致势垒降低(DIBL)值,且不受背栅偏压的影响,但其底部栅极与源、漏存在交叠区,加剧了栅致泄漏电流(GIDL)效应;π-GAA-π器件虽然不受GIDL效应的影响,但由于其串联了π沟道,器件电学性能下降。实验结果证明了基于VESOI衬底制备GAA器件的可行性,同时进一步讨论了更高的栅极与空腔对准精度对器件性能的提升,为后续工艺改进提供了参考。
-
关键词
全包围环栅(GAA)器件
内嵌空腔绝缘体上硅(vesoi)衬底
亚阈值摆幅(SS)
背栅偏压
对准偏差
-
Keywords
gate-all-around(GAA)device
void embedded silicon on insulator(vesoi)substrate
subthreshold swing(SS)
back gate bias voltage
alignment deviation
-
分类号
TN386.1
[电子电信—物理电子学]
-
