期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA的全数字延时锁相环的设计
被引量：
10
1
作者
李锐
田帆
+1 位作者
邓贤君
单长虹
《现代电子技术》
北大核心
2019年第6期69-71,75,共4页
针对传统模拟延时锁相环锁相精度不高、锁相速度慢、集成度低等问题,提出一种全数字延迟锁相环,采用电子设计自动化技术进行设计,并通过QuartusⅡ软件予以编辑与分析。仿真结果表明,该延时锁相环能够快速锁定,并能达到很高的精度,且可...
针对传统模拟延时锁相环锁相精度不高、锁相速度慢、集成度低等问题,提出一种全数字延迟锁相环,采用电子设计自动化技术进行设计,并通过QuartusⅡ软件予以编辑与分析。仿真结果表明,该延时锁相环能够快速锁定,并能达到很高的精度,且可移植性强,适用于多种应用领域如微处理器。
展开更多
关键词
全数字延时锁相环
锁相
精度
时
钟
延
时
QuartusⅡ
现场可编程门阵列
电路仿真
在线阅读
下载PDF
职称材料
题名
基于FPGA的全数字延时锁相环的设计
被引量：
10
1
作者
李锐
田帆
邓贤君
单长虹
机构
南华大学
出处
《现代电子技术》
北大核心
2019年第6期69-71,75,共4页
基金
湖南省教育厅重点项目资助(14A119)~~
文摘
针对传统模拟延时锁相环锁相精度不高、锁相速度慢、集成度低等问题,提出一种全数字延迟锁相环,采用电子设计自动化技术进行设计,并通过QuartusⅡ软件予以编辑与分析。仿真结果表明,该延时锁相环能够快速锁定,并能达到很高的精度,且可移植性强,适用于多种应用领域如微处理器。
关键词
全数字延时锁相环
锁相
精度
时
钟
延
时
QuartusⅡ
现场可编程门阵列
电路仿真
Keywords
all-digital DLL
phase-locking accuracy
clock delay
Quartus Ⅱ
FPGA
circuit simulation
分类号
TN402-34 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA的全数字延时锁相环的设计
李锐
田帆
邓贤君
单长虹
《现代电子技术》
北大核心
2019
10
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
