检索结果-维普期刊中文期刊服务平台

基于人工智能算法的单级全差分折叠式共源共栅运算放大器的多目标设计方法: 1; 作者李照希苏震宇 +2 位作者田宇浩侯琛雪杨银堂《电子学报》北大核心 2025年第6期1784-1791,共8页; 随着集成电路制造技术的发展,模拟集成电路设计面临着功耗、增益等性能指标折中的挑战.传统的设计方法依赖于近似方程和反复迭代,导致效率低下.本文提出了一种基于人工智能算法的多目标设计策略,用于单级全差分折叠式共源共栅运算放大... 展开更多; 关键词人工智能算法全差分折叠式共源共栅运算放大器多目标设计神经网络模型粒子群优化; 在线阅读下载PDF 职称材料

一个自偏压互补折叠式共源共栅放大器的设计被引量：2: 2; 作者朱文龙黄世震林伟《现代电子技术》 2006年第16期4-6,共3页; 对传统CMOS折叠式共源共栅运算放大器进行分析和总结,利用自偏压互补折叠技术实现了一种高性能CMOS自偏压互补折叠式共源共栅运算放大器。这个设计消除了6个外部偏置电压,减小了供电电压,并且提高了输出摆幅和开环增益,同时,使用这个方... 展开更多; 关键词自偏压互补折叠式共源共栅运算放大器噪声; 在线阅读下载PDF 职称材料

一款高性能共源共栅运算放大器设计被引量：1: 3; 作者戎小凤王德贵 +1 位作者白忠臣秦水介《现代电子技术》 2012年第8期144-146,共3页; 基于CSMC 0.5μm标准CMOS工艺,采用复用型折叠式共源共栅结构,设计一种折叠式共源共栅运算放大器。该电路在5V电源电压下驱动5pF负载电容,采用Cadence公司的模拟仿真工具Spectre对电路进行仿真。结果表明,电路开环增益达到了71.7dB,单... 展开更多; 关键词 CMOS工艺折叠式共源共栅运算放大器 Spectre; 在线阅读下载PDF 职称材料

一种新型高速CMOS全差分运算放大器设计被引量：4: 4; 作者宋奇伟张正平《现代电子技术》 2012年第4期166-168,172,共4页; 设计了一种基于流水线模/数转换系统应用的低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构与一种新型连续时间共模反馈电路相结合以达到高速度及较好的稳定性。设计基于SMIC 0.25μm CMOS标准工艺模型,在Cadence环... 展开更多; 关键词高速运算放大器全差分折叠式共源共栅共模反馈; 在线阅读下载PDF 职称材料

低压Rail-to-Rail CMOS运算放大器的设计被引量：2: 5; 作者王永顺王好德史琳《半导体技术》 CAS CSCD 北大核心 2010年第8期827-830,共4页; 基于0.5μm标准CMOS工艺,设计了一种带有恒跨导输入级的轨对轨(rail-to-rail)低压CMOS运算放大器。采用折叠式共源共栅差分电流镜放大器输入级和改进的CMOS AB类输出级,实现了电源满幅度的输入输出和恒输入跨导。用Cadence Spectre仿真... 展开更多; 关键词运算放大器低压恒跨导轨对轨折叠式共源共栅; 在线阅读下载PDF 职称材料

高速CMOS运算跨导放大器: 6; 作者窦建华张黎明 +1 位作者易茂祥毛剑波《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第10期1271-1274,共4页; 基于全差分结构介绍一种高速CMOS运算跨导放大器,该放大器由折叠共源共栅输入级和共源增益输出级构成,输出级采用极点-零点补偿技术以获取更大的带宽和足够的相位裕度。电路可用在10位20 MSps全差分流水线A/D转换器的采样/保持级或级间... 展开更多; 关键词折叠式共源共栅运算跨导放大器压摆率; 在线阅读下载PDF 职称材料

采用增益提高技术的两级放大器的设计: 7; 作者刘云康彭晓宏 +3 位作者胡勇侯立刚朱志鼎吕本强《现代电子技术》 2013年第9期144-146,150,共4页; 基于chartered 0.35μm工艺,采用PMOS管作为输入管的折叠式共源共栅结构,设计了一种采用增益提高技术的两级运算放大器。利用Cadence公司的spectre对电路进行仿真,该电路在3.3 V电源电压下具有125.8 dB的直流开环增益,2.43 MHz的单位增... 展开更多; 关键词折叠式共源共栅增益提高技术运算放大器低电压电流镜; 在线阅读下载PDF 职称材料

题名基于人工智能算法的单级全差分折叠式共源共栅运算放大器的多目标设计方法: 1; 作者李照希苏震宇田宇浩侯琛雪杨银堂; 机构西安电子科技大学集成电路学部; 出处《电子学报》北大核心 2025年第6期1784-1791,共8页; 基金国家自然科学基金(No.62304165) 中国博士后科学基金专项资金(No.2024T170691) +2 种基金陕西省博士后科研项目(No.30102230001)。; 文摘随着集成电路制造技术的发展,模拟集成电路设计面临着功耗、增益等性能指标折中的挑战.传统的设计方法依赖于近似方程和反复迭代,导致效率低下.本文提出了一种基于人工智能算法的多目标设计策略,用于单级全差分折叠式共源共栅运算放大器的设计.该方法采用神经网络模型来表征设计参数与8个性能指标之间的映射关系,并通过适应度函数和约束条件设定运放所需达成的目标性能,再使用粒子群优化(Particle Swarm Optimization,PSO)算法搜寻最佳适应度.实验结果表明,多项指标均优于设计目标,其中最大电压增益达到了65 dB,相位裕度为74°.利用该方法,能够快速且准确地获得满足设计要求的运放参数.与手工计算相比,该方法的运行时间仅为906 s,显著提高了设计效率,未来可应用于更多大规模电路设计中.; 关键词人工智能算法全差分折叠式共源共栅运算放大器多目标设计神经网络模型粒子群优化; Keywords artificial intelligence algorithms fully differential folded cascode operational amplifier multi-objective design neural network model particle swarm optimization; 分类号 TN40 [电子电信—微电子学与固体电子学] TN43 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名一个自偏压互补折叠式共源共栅放大器的设计被引量：2: 2; 作者朱文龙黄世震林伟; 机构福州大学; 出处《现代电子技术》 2006年第16期4-6,共3页; 文摘对传统CMOS折叠式共源共栅运算放大器进行分析和总结,利用自偏压互补折叠技术实现了一种高性能CMOS自偏压互补折叠式共源共栅运算放大器。这个设计消除了6个外部偏置电压,减小了供电电压,并且提高了输出摆幅和开环增益,同时,使用这个方案还可以使芯片面积、功耗、偏置部分对噪声和串扰的灵敏度降低,最后描述了设计过程并给出了设计的仿真结果,证实该结构的可行性。; 关键词自偏压互补折叠式共源共栅运算放大器噪声; Keywords self - biased complementary folded cascode OPAMP noise; 分类号 TN722.1 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名一款高性能共源共栅运算放大器设计被引量：1: 3; 作者戎小凤王德贵白忠臣秦水介; 机构贵州省光电子技术及应用重点实验室; 出处《现代电子技术》 2012年第8期144-146,共3页; 基金贵州省社发项关项目([2010]3037号); 文摘基于CSMC 0.5μm标准CMOS工艺,采用复用型折叠式共源共栅结构,设计一种折叠式共源共栅运算放大器。该电路在5V电源电压下驱动5pF负载电容,采用Cadence公司的模拟仿真工具Spectre对电路进行仿真。结果表明,电路开环增益达到了71.7dB,单位增益带宽为52.79MHz,开环相位裕度为60.45°。; 关键词 CMOS工艺折叠式共源共栅运算放大器 Spectre; Keywords CMOS process folded-cascade operational amplifier Spectre; 分类号 TN433 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名一种新型高速CMOS全差分运算放大器设计被引量：4: 4; 作者宋奇伟张正平; 机构贵州大学理学院; 出处《现代电子技术》 2012年第4期166-168,172,共4页; 基金贵州省科技厅工业攻关项目(黔科合GY字[2010]3060) 科技部科技人员服务企业行动项目(2009GJF20001); 文摘设计了一种基于流水线模/数转换系统应用的低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构与一种新型连续时间共模反馈电路相结合以达到高速度及较好的稳定性。设计基于SMIC 0.25μm CMOS标准工艺模型,在Cadence环境下对电路进行了Spectre仿真。在2.5V单电源电压下,驱动0.5pF负载时,开环增益为71.1dB,单位增益带宽为303MHz,相位裕度为52°,转换速率高达368.7V/μs,建立时间为12.4ns。; 关键词高速运算放大器全差分折叠式共源共栅共模反馈; Keywords high-speed op-amp full differential folded cascode CMFB; 分类号 TN7 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名低压Rail-to-Rail CMOS运算放大器的设计被引量：2: 5; 作者王永顺王好德史琳; 机构兰州交通大学电子与信息工程学院; 出处《半导体技术》 CAS CSCD 北大核心 2010年第8期827-830,共4页; 基金甘肃省科技支撑计划项目(097GKCA052); 文摘基于0.5μm标准CMOS工艺,设计了一种带有恒跨导输入级的轨对轨(rail-to-rail)低压CMOS运算放大器。采用折叠式共源共栅差分电流镜放大器输入级和改进的CMOS AB类输出级,实现了电源满幅度的输入输出和恒输入跨导。用Cadence Spectre仿真器,对整个电路在3.3 V工作电压下进行仿真,其直流开环增益AV=70.6 dB,相位裕度PM=71°,单位增益带宽GB=1.37 MHz。芯片面积为0.7 mm×0.4 mm。实际测试结果与模拟结果基本一致。; 关键词运算放大器低压恒跨导轨对轨折叠式共源共栅; Keywords operational amplifier low voltage constant trans-conductance rail-to-rail folded-cascode; 分类号 TN402 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名高速CMOS运算跨导放大器: 6; 作者窦建华张黎明易茂祥毛剑波; 机构合肥工业大学计算机与信息学院合肥工业大学理学院; 出处《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第10期1271-1274,共4页; 文摘基于全差分结构介绍一种高速CMOS运算跨导放大器,该放大器由折叠共源共栅输入级和共源增益输出级构成,输出级采用极点-零点补偿技术以获取更大的带宽和足够的相位裕度。电路可用在10位20 MSps全差分流水线A/D转换器的采样/保持级或级间减法/增益级中。经过优化设计后,该放大器在0.6μmCMOS工艺中带宽为290 MHz,开环增益为85 dB,功耗为16.8 mW,满足高速A/D转换器要求的性能指标。; 关键词折叠式共源共栅运算跨导放大器压摆率; Keywords folded cascode topology operational transconductance amplifier slew rate; 分类号 TN432 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名采用增益提高技术的两级放大器的设计: 7; 作者刘云康彭晓宏胡勇侯立刚朱志鼎吕本强; 机构北京工业大学; 出处《现代电子技术》 2013年第9期144-146,150,共4页; 基金国家自然科学基金(60976028 61204040) +2 种基金北京市自然科学基金(4123092) 002000514311013)资助; 文摘基于chartered 0.35μm工艺,采用PMOS管作为输入管的折叠式共源共栅结构,设计了一种采用增益提高技术的两级运算放大器。利用Cadence公司的spectre对电路进行仿真,该电路在3.3 V电源电压下具有125.8 dB的直流开环增益,2.43 MHz的单位增益带宽,61.2°的相位裕度,96.3 dB的共模抑制比。; 关键词折叠式共源共栅增益提高技术运算放大器低电压电流镜; Keywords folded cascode gain boosting technology operational amplifier low-voltage current mirror; 分类号 TN431.1 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	基于人工智能算法的单级全差分折叠式共源共栅运算放大器的多目标设计方法	李照希苏震宇田宇浩侯琛雪杨银堂	《电子学报》北大核心	2025	0	在线阅读下载PDF 职称材料
2	一个自偏压互补折叠式共源共栅放大器的设计	朱文龙黄世震林伟	《现代电子技术》	2006	2	在线阅读下载PDF 职称材料
3	一款高性能共源共栅运算放大器设计	戎小凤王德贵白忠臣秦水介	《现代电子技术》	2012	1	在线阅读下载PDF 职称材料
4	一种新型高速CMOS全差分运算放大器设计	宋奇伟张正平	《现代电子技术》	2012	4	在线阅读下载PDF 职称材料
5	低压Rail-to-Rail CMOS运算放大器的设计	王永顺王好德史琳	《半导体技术》 CAS CSCD 北大核心	2010	2	在线阅读下载PDF 职称材料
6	高速CMOS运算跨导放大器	窦建华张黎明易茂祥毛剑波	《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心	2007	0	在线阅读下载PDF 职称材料
7	采用增益提高技术的两级放大器的设计	刘云康彭晓宏胡勇侯立刚朱志鼎吕本强	《现代电子技术》	2013	0	在线阅读下载PDF 职称材料