期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于CNFET电路段内关键门的全局布局算法
1
作者
田康林
赵康
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2024年第3期464-472,共9页
针对传统硅基电路布局算法在碳纳米管(CNT)密度变化的碳纳米管场效应晶体管(CNFET)电路上表现出时序良率不高的问题,提出一种基于段内关键门的全局布局算法.首先自底向上逐级分析电路各个层级,依次建立门延迟、门树延迟模型,在此基础上...
针对传统硅基电路布局算法在碳纳米管(CNT)密度变化的碳纳米管场效应晶体管(CNFET)电路上表现出时序良率不高的问题,提出一种基于段内关键门的全局布局算法.首先自底向上逐级分析电路各个层级,依次建立门延迟、门树延迟模型,在此基础上结合CNFET电路相关矩阵建立包含延迟均值和方差的段统计延迟模型;然后通过理论分析确定时序良率与段的统计延迟之间的相关关系;最后利用CNFET电路不对称空间相关性,使用网格搜索策略不断迭代调整段内关键门位置,以降低段延迟.在OpenCores中4个测试电路上的实验结果表明,所提算法平均提高了20%的电路时序良率,在执行时间上比CNT密度变化感知的基准方法降低25%,揭示了其在高时序良率要求的大规模电路中应用的潜力.
展开更多
关键词
碳纳米管
碳纳米管场效应晶体管
不对称空间相关性
全局布局算法
在线阅读
下载PDF
职称材料
题名
基于CNFET电路段内关键门的全局布局算法
1
作者
田康林
赵康
机构
北京邮电大学理学院
北京邮电大学集成电路学院
出处
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2024年第3期464-472,共9页
基金
国家重点研发计划资助(2022YFB2901100)。
文摘
针对传统硅基电路布局算法在碳纳米管(CNT)密度变化的碳纳米管场效应晶体管(CNFET)电路上表现出时序良率不高的问题,提出一种基于段内关键门的全局布局算法.首先自底向上逐级分析电路各个层级,依次建立门延迟、门树延迟模型,在此基础上结合CNFET电路相关矩阵建立包含延迟均值和方差的段统计延迟模型;然后通过理论分析确定时序良率与段的统计延迟之间的相关关系;最后利用CNFET电路不对称空间相关性,使用网格搜索策略不断迭代调整段内关键门位置,以降低段延迟.在OpenCores中4个测试电路上的实验结果表明,所提算法平均提高了20%的电路时序良率,在执行时间上比CNT密度变化感知的基准方法降低25%,揭示了其在高时序良率要求的大规模电路中应用的潜力.
关键词
碳纳米管
碳纳米管场效应晶体管
不对称空间相关性
全局布局算法
Keywords
CNT
CNFET
asymmetric spatial correlation
global layout algorithm
分类号
TP391.41 [自动化与计算机技术—计算机应用技术]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于CNFET电路段内关键门的全局布局算法
田康林
赵康
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2024
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
