采用原位聚合法制备了PI/TiO_2和PI/SiO_2纳米复合薄膜。研究质量分数均为10%的两种纳米掺杂对PI复合薄膜介电性能的影响,采用光刺激放电电流法(PSD)表征两种纳米颗粒对PI复合薄膜陷阱能级的影响,通过陷阱理论对介电性能的影响机制进行...采用原位聚合法制备了PI/TiO_2和PI/SiO_2纳米复合薄膜。研究质量分数均为10%的两种纳米掺杂对PI复合薄膜介电性能的影响,采用光刺激放电电流法(PSD)表征两种纳米颗粒对PI复合薄膜陷阱能级的影响,通过陷阱理论对介电性能的影响机制进行探讨。结果表明:TiO_2和SiO_2纳米掺杂提高了PI的电导率和介电常数,介质损耗相应增加,耐电晕寿命明显提高,电气强度虽有所下降但仍满足实际需要。两种纳米掺杂都在PI基体中引入了大量的浅陷阱,PI/TiO_2和PI/SiO_2复合薄膜的陷阱能级范围分别为1.83~2.85 e V和2.13~2.83e V,且SiO_2纳米颗粒引入的浅陷阱密度低于TiO_2纳米颗粒。在此基础上,通过陷阱理论分析了两种复合薄膜的耐电晕老化机制。展开更多
文摘采用原位聚合法制备了PI/TiO_2和PI/SiO_2纳米复合薄膜。研究质量分数均为10%的两种纳米掺杂对PI复合薄膜介电性能的影响,采用光刺激放电电流法(PSD)表征两种纳米颗粒对PI复合薄膜陷阱能级的影响,通过陷阱理论对介电性能的影响机制进行探讨。结果表明:TiO_2和SiO_2纳米掺杂提高了PI的电导率和介电常数,介质损耗相应增加,耐电晕寿命明显提高,电气强度虽有所下降但仍满足实际需要。两种纳米掺杂都在PI基体中引入了大量的浅陷阱,PI/TiO_2和PI/SiO_2复合薄膜的陷阱能级范围分别为1.83~2.85 e V和2.13~2.83e V,且SiO_2纳米颗粒引入的浅陷阱密度低于TiO_2纳米颗粒。在此基础上,通过陷阱理论分析了两种复合薄膜的耐电晕老化机制。
