期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于AHB的多模式xSPI控制器设计
被引量：
1
1
作者
钱俊杰
桑春洋
华国环
《半导体技术》
CAS
北大核心
2024年第7期629-634,共6页
为了提高嵌入式处理器访问外部设备的速率,满足不同场景下的应用需求,设计了一种基于先进高性能总线(AHB)的多模式高速扩展串行外部设备接口(xSPI)控制器。该控制器支持最多八线的接口传输宽度及双边沿触发的传输方式,允许在间接访问模...
为了提高嵌入式处理器访问外部设备的速率,满足不同场景下的应用需求,设计了一种基于先进高性能总线(AHB)的多模式高速扩展串行外部设备接口(xSPI)控制器。该控制器支持最多八线的接口传输宽度及双边沿触发的传输方式,允许在间接访问模式、状态轮询模式及内存映射模式下传输数据,并提供传输宽度和传输阶段控制。基于功能案例以及SMIC 55 nm工艺下的逻辑综合和现场可编程门阵列(FPGA)验证对该控制器进行功能和性能测试。结果表明,该控制器可以通过用户配置来调整传输宽度和边沿触发方式,在多种工作模式下对外部数据进行读/写。此外,其还可以实现可编程的中断触发、时钟延展、直接存储器访问(DMA)传输请求等,且性能良好,最大时钟频率为200 MHz。
展开更多
关键词
先进
高性能总线(AHB)
高速
扩展
串行外部设备
接口
(xSPI)控制器
间接访问传输
状态轮询传输
内存映射传输
在线阅读
下载PDF
职称材料
基于JESD204B协议的智能信号处理SoC中自适应缓冲结构
2
作者
魏赛
王鹏
+2 位作者
吴剑潇
陆斌
邢志昂
《半导体技术》
北大核心
2023年第12期1115-1120,共6页
JESD204B(简称204B)是智能信号处理系统级芯片(SoC)中连接高速模数/数模(AD/DA)转换的重要接口,将SoC系统结构与204B标准要求进行集成设计时,自适应缓冲结构(ABS)可弥补204B协议对数据传输缺乏流量控制的缺陷,并通过设置自适应缓冲与流...
JESD204B(简称204B)是智能信号处理系统级芯片(SoC)中连接高速模数/数模(AD/DA)转换的重要接口,将SoC系统结构与204B标准要求进行集成设计时,自适应缓冲结构(ABS)可弥补204B协议对数据传输缺乏流量控制的缺陷,并通过设置自适应缓冲与流控机制,保证数据传输的可靠性。经过现场可编程门阵列(FPGA)验证,SoC在204B接口可以达到4×12.5 Gbit/s的数据传输带宽,证明设计的204B接口方案在智能信号处理SoC中的可行性和有效性,满足智能信号处理SoC对于数据接口的要求。该设计方案的实现对无流量控制数据传输协议与SoC体系结构的集成有借鉴意义。
展开更多
关键词
系统级芯片(SoC)
JESD204B
现场可编程门阵列(FPGA)验证
直接内存访问(DMA)
先进可
扩展
接口
(
axi
)
在线阅读
下载PDF
职称材料
题名
基于AHB的多模式xSPI控制器设计
被引量：
1
1
作者
钱俊杰
桑春洋
华国环
机构
南京信息工程大学电子与信息工程学院
出处
《半导体技术》
CAS
北大核心
2024年第7期629-634,共6页
基金
国家重点研发计划(2022YFB4401301)。
文摘
为了提高嵌入式处理器访问外部设备的速率,满足不同场景下的应用需求,设计了一种基于先进高性能总线(AHB)的多模式高速扩展串行外部设备接口(xSPI)控制器。该控制器支持最多八线的接口传输宽度及双边沿触发的传输方式,允许在间接访问模式、状态轮询模式及内存映射模式下传输数据,并提供传输宽度和传输阶段控制。基于功能案例以及SMIC 55 nm工艺下的逻辑综合和现场可编程门阵列(FPGA)验证对该控制器进行功能和性能测试。结果表明,该控制器可以通过用户配置来调整传输宽度和边沿触发方式,在多种工作模式下对外部数据进行读/写。此外,其还可以实现可编程的中断触发、时钟延展、直接存储器访问(DMA)传输请求等,且性能良好,最大时钟频率为200 MHz。
关键词
先进
高性能总线(AHB)
高速
扩展
串行外部设备
接口
(xSPI)控制器
间接访问传输
状态轮询传输
内存映射传输
Keywords
advanced high performance bus(AHB)
high-speed eXpanded Serial Peripheral Interface(xSPI)controller
indirect accessttransmission
status polling transmission
memory mapping transmission
分类号
TP336 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
基于JESD204B协议的智能信号处理SoC中自适应缓冲结构
2
作者
魏赛
王鹏
吴剑潇
陆斌
邢志昂
机构
上海大学计算机工程与科学学院
出处
《半导体技术》
北大核心
2023年第12期1115-1120,共6页
文摘
JESD204B(简称204B)是智能信号处理系统级芯片(SoC)中连接高速模数/数模(AD/DA)转换的重要接口,将SoC系统结构与204B标准要求进行集成设计时,自适应缓冲结构(ABS)可弥补204B协议对数据传输缺乏流量控制的缺陷,并通过设置自适应缓冲与流控机制,保证数据传输的可靠性。经过现场可编程门阵列(FPGA)验证,SoC在204B接口可以达到4×12.5 Gbit/s的数据传输带宽,证明设计的204B接口方案在智能信号处理SoC中的可行性和有效性,满足智能信号处理SoC对于数据接口的要求。该设计方案的实现对无流量控制数据传输协议与SoC体系结构的集成有借鉴意义。
关键词
系统级芯片(SoC)
JESD204B
现场可编程门阵列(FPGA)验证
直接内存访问(DMA)
先进可
扩展
接口
(
axi
)
Keywords
system-on-chip(SoC)
JESD204B
field-programmable gate array(FPGA)verifica-tion
direct memory access(DMA)
advanced extensible interface(
axi
)EEACC:1265
分类号
TN492 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于AHB的多模式xSPI控制器设计
钱俊杰
桑春洋
华国环
《半导体技术》
CAS
北大核心
2024
1
在线阅读
下载PDF
职称材料
2
基于JESD204B协议的智能信号处理SoC中自适应缓冲结构
魏赛
王鹏
吴剑潇
陆斌
邢志昂
《半导体技术》
北大核心
2023
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
