期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
基于MIPS核的片上系统总线控制器设计 被引量:1
1
作者 袁丹寿 黄琼珍 戎蒙恬 《计算机工程与应用》 CSCD 北大核心 2004年第36期102-105,共4页
针对基于MIPS核的高清晰度电视(HDTV)的片上系统,设计了一种EC总线控制器。在MIPS核外采用高速缓存来提高总线效率。实现了流水线总线事件,解决了EC总线时钟与外设时钟的转换。通过MIPS总线功能模块(BFM)的时序仿真验证了该控制器的正... 针对基于MIPS核的高清晰度电视(HDTV)的片上系统,设计了一种EC总线控制器。在MIPS核外采用高速缓存来提高总线效率。实现了流水线总线事件,解决了EC总线时钟与外设时钟的转换。通过MIPS总线功能模块(BFM)的时序仿真验证了该控制器的正确性。0.25-μmCMOS工艺综合了EC总线控制器的RTL代码,总线时钟可达到149MHz。最后通过了FPGA验证。 展开更多
关键词 总线控制 先进先出缓存(fifo) 片上系统
在线阅读 下载PDF
时钟及面积优化的可配置片上网络路由器 被引量:2
2
作者 胡东伟 尚德龙 +1 位作者 张勇 王力男 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2022年第2期125-134,共10页
片上网络路由器是实现多核/众核互连的核心电路部件。在介绍同步先进先出缓存器和异步先进先出缓存器的实现电路架构和延迟特点以及片上网络及其路由器架构的基础上,提出了片上网络的时钟优化方案,给出了优化时钟方案下的路由器电路结构... 片上网络路由器是实现多核/众核互连的核心电路部件。在介绍同步先进先出缓存器和异步先进先出缓存器的实现电路架构和延迟特点以及片上网络及其路由器架构的基础上,提出了片上网络的时钟优化方案,给出了优化时钟方案下的路由器电路结构,并进行了实现。采用该时钟方案,片上网络路由器间的延迟得以减小。为降低先进先出缓存器的面积开销,进一步提出采用锁存器来实现同步或异步先进先出缓存器,解决了单时钟下的锁存器写问题。更进一步,给出了多个先进先出缓存器的共享实现方案。文章中的方案对开发低功耗嵌入式众核处理器具有直接指导意义。 展开更多
关键词 先进先出缓存 片上网络 路由
在线阅读 下载PDF
高速CCD图像数据存储技术 被引量:26
3
作者 达选福 张伯珩 边川平 《光子学报》 EI CAS CSCD 北大核心 2003年第11期1393-1395,共3页
介绍了一种高速CCD图像数据的实时存储方法 利用FIFO缓存器使CCD输出的高速数据流和低速存储介质二者的速度匹配 ,将多路高速大容量图像数据实时记录到了存储介质中 ,为后期的图像恢复和图像处理提供了原始数据
关键词 fifo(先进先出)缓存 高速数据存储 时序设计
在线阅读 下载PDF
ATM网络中一种链路速率分配算法
4
作者 王亚沙 冯立宏 王光兴 《东北大学学报(自然科学版)》 EI CAS CSCD 北大核心 2002年第3期209-212,共4页
针对ATM网络中不同业务的需要 ,提出了一种采用FIFO机制的易于实现的单队列缓存分配方案 ,但该方案为了获得较高的链路利用率就需要较大的缓存空间·因此进一步提出了旨在减少信息对缓存的占用的多队列链路速率分配算法 ,并求解了... 针对ATM网络中不同业务的需要 ,提出了一种采用FIFO机制的易于实现的单队列缓存分配方案 ,但该方案为了获得较高的链路利用率就需要较大的缓存空间·因此进一步提出了旨在减少信息对缓存的占用的多队列链路速率分配算法 ,并求解了链路速率的分配规则表达式·理论分析表明 ,该算法能够在一定程度上克服单队列缓存分配算法对缓存空间的耗费 ,并保证链路速率的合理分配· 展开更多
关键词 ATM网络 fifo 先进先出 缓存分配 链路速率 突发长度
在线阅读 下载PDF
环境实时监测中基于PCI总线的数据采集系统的应用 被引量:1
5
作者 颜铤 李金平 《北方交通大学学报》 CSCD 北大核心 2003年第6期52-54,共3页
设计一个基于PCI总线进行高速数据采集的环境实时监测系统,该系统利用S5933的FIFO实现高速数据采集,最大限度利用PCI总线的带宽和其高速传输能力.采集的数据以DMA方式直接存入指定的主机存储区,在这过程中不需要CPU干预,提高了CPU的效率.
关键词 数据处理 PCI总线 高速采集 先入先出缓存(fifo)
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部