-
题名嵌入式系统与DSP的高速接口设计
被引量：2
- 1
-
-
作者
单永琳
王金刚
杨锡劢
秦承虎
-
机构
天津大学
-
出处
《电子测量技术》
2006年第4期36-37,共2页
-
文摘
在嵌入式微处理器对FIFO进行读取操作时,由于一些微处理器本身自带高速缓冲存储器(Cache),会造成读数错误,本文将分析错误原因并给出3种解决此类错误的方案。在编写FIFO接口程序时,可以通过对Cahce进行刷新、禁用或反复赋新地址的方法予以解决。采用以上方法均可以使微处理器从FIFO读出期望的数据,从而降低系统的错误率,提高系统的可靠性。
-
关键词
S3C4510B
高速缓冲存储器
先入先出存储器
嵌入式系统
-
Keywords
83C4510b
Cache
FIFO
embedded system
-
分类号
TP316
[自动化与计算机技术—计算机软件与理论]
-
-
题名PCI总线多用户数据缓冲区管理器的实现
被引量：1
- 2
-
-
作者
乔庐峰
王志功
黄斌
陆园琳
-
机构
东南大学射频与光电集成电路研究所
南京通信工程学院 南京
-
出处
《电子与信息学报》
EI
CSCD
北大核心
2005年第7期1162-1166,共5页
-
基金
江苏省首批十五科技攻关项目(BG2000010-1)资助课题
-
文摘
分析了一种PCI总线上支持多个用户的数据缓冲区管理器电路所采用的电路结构,给出了关键点的仿真波形。从理论上分析了用户的缓冲区分配原则、端口总线带宽、用户最大服务等待时间和最小缓冲区数量等工作参数。给出了多用户缓冲区管理器中所需要最小存储区的计算方法。以分析为基础,采用XILINX的XCV600EPQ240实现了128用户缓冲区管理器电路,并在实际系统中进行了测试和验证。
-
关键词
VLSL
PCI总线
先入先出存储器
缓冲区管理
现场可编程门阵列
-
Keywords
VLSI, PCI bus, FIFO memory, Buffer manager, FPGA
-
分类号
TN47
[电子电信—微电子学与固体电子学]
-
