高速先入先出存储器UPD42280及其应用

1

作者 陈晓露 王跃科 《集成电路应用》 2001年第5期80-83,共4页

μPD42280为具有2M bit存储容量的高速先入先出存储器,其外围电路简单,与微处理器或数字信号处理器接口方便,能对大容量的数据进行高速缓存。本文介绍了它的特点、功能和工作原理,并给出了它在高速数据采集系统中的应用实例。

关键词 μPD42280 先入先出存储器 存储容量

在线阅读 下载PDF 职称材料

基于MongoDB的物联网开放平台数据存储设计 被引量：6

2

作者 陈文艺 闫洒洒 宋亚红 《西安邮电大学学报》 2016年第2期78-82,共5页

针对物联网开放平台,设计一个基于MongoDB的实时数据存储方案。选用Node.js作为运行平台,在MongoDB中采用分页存储的形式对设备采集的最新数据实现实时存储;建立设备数据在数据库中的文档存储模型,利用单点写入的方式把数据文档存放到... 针对物联网开放平台,设计一个基于MongoDB的实时数据存储方案。选用Node.js作为运行平台,在MongoDB中采用分页存储的形式对设备采集的最新数据实现实时存储;建立设备数据在数据库中的文档存储模型,利用单点写入的方式把数据文档存放到环形先入先出队列中;分别采用单点和多点两种模式进行数据读取。将分页与不分页两种存储方案进行查询效率对比测试,结果显示,所设计的方案可提高查询速度,其查询时间明显低于不分页的存储方案。 展开更多

关键词 MONGODB 实时数据 分页存储 先入先出队列

在线阅读 下载PDF 职称材料

PCI总线多用户数据缓冲区管理器的实现 被引量：1

3

作者 乔庐峰 王志功 +1 位作者 黄斌 陆园琳 《电子与信息学报》 EI CSCD 北大核心 2005年第7期1162-1166,共5页

分析了一种PCI总线上支持多个用户的数据缓冲区管理器电路所采用的电路结构,给出了关键点的仿真波形。从理论上分析了用户的缓冲区分配原则、端口总线带宽、用户最大服务等待时间和最小缓冲区数量等工作参数。给出了多用户缓冲区管理器... 分析了一种PCI总线上支持多个用户的数据缓冲区管理器电路所采用的电路结构,给出了关键点的仿真波形。从理论上分析了用户的缓冲区分配原则、端口总线带宽、用户最大服务等待时间和最小缓冲区数量等工作参数。给出了多用户缓冲区管理器中所需要最小存储区的计算方法。以分析为基础,采用XILINX的XCV600EPQ240实现了128用户缓冲区管理器电路,并在实际系统中进行了测试和验证。 展开更多

关键词 VLSL PCI总线 先入先出存储器 缓冲区管理 现场可编程门阵列

在线阅读 下载PDF 职称材料

无线通信系统射频延时器的设计与实现 被引量：2

4

作者 杨娟 胡兵 沈翰宁 《电视技术》 北大核心 2012年第7期35-37,48,共4页

在无线通信设备中,射频接收端经常需要接收来自不同传输网络的数据,由于数据传输链路的差异,将导致数据间产生严重的相互干扰,从而造成数据处理失真。为了解决这一问题,通常采用模拟延时器对不同传输网络的数据进行时延调整以达到射频... 在无线通信设备中,射频接收端经常需要接收来自不同传输网络的数据,由于数据传输链路的差异,将导致数据间产生严重的相互干扰,从而造成数据处理失真。为了解决这一问题,通常采用模拟延时器对不同传输网络的数据进行时延调整以达到射频同步接收,但是模拟延时器往往延时精度低,处理速度慢,工程造价高。针对此问题,提出了一种新型的射频延时器,它采用模数结合数字处理的方式,实现数据的同步接收,避免了时延差所造成的数据处理失真等问题,测试结果表明射频延时器工作稳定,数据处理速度快,精度可达纳秒级,满足系统设计要求。 展开更多

关键词 射频延时 同步动态随机存储器控制器 异步先入先出缓存器 FPGA

在线阅读 下载PDF 职称材料

基于CPLD和FIFO的多通道高速数据采集系统的研究 被引量：15

5

作者 祁煜 李启炎 +1 位作者 翁良科 李维波 《电子工程师》 2003年第2期44-47,共4页

介绍了一种基于 CPLD(复杂可编程逻辑器件 )和 FIFO(先入先出存储器 )的多通道高速 A/ D数据采集系统的设计方法 ,并给出了这种数据采集方法的硬件原理电路和主要的软件设计思路。采用该设计方法所设计的数据采集系统不但可以实现高速... 介绍了一种基于 CPLD(复杂可编程逻辑器件 )和 FIFO(先入先出存储器 )的多通道高速 A/ D数据采集系统的设计方法 ,并给出了这种数据采集方法的硬件原理电路和主要的软件设计思路。采用该设计方法所设计的数据采集系统不但可以实现高速采集多通道的数据 ,而且还可以扩展模拟量的输入通道数。 展开更多

关键词 复杂可编程逻辑器件 先入先出存储器 多通道数据采集 FIFO CPLD

在线阅读 下载PDF 职称材料

面向存储系统的低功耗SoC设计

6

作者 黄少珉 周凡 +1 位作者 张宇 胡晨 《固体电子学研究与进展》 CAS CSCD 北大核心 2007年第3期402-407,共6页

降低存储系统功耗是SoC设计中的重要问题,基于对程序执行与器件特性的分析,在SDRAM中引入数据缓冲区,给出针对多进程数据访问特性的实现方法,降低了程序运行时外存设备的功耗。在EMI中实现了指令FIFO,并给出定制方法,降低了程序运行时的... 降低存储系统功耗是SoC设计中的重要问题,基于对程序执行与器件特性的分析,在SDRAM中引入数据缓冲区,给出针对多进程数据访问特性的实现方法,降低了程序运行时外存设备的功耗。在EMI中实现了指令FIFO,并给出定制方法,降低了程序运行时的SDRAM能耗。实验与仿真表明,该方法能有效降低程序运行时SoC存储系统整体功耗。 展开更多

关键词 低功耗 存储系统 片上系统设计 缓冲区 指令先入先出队列

在线阅读 下载PDF 职称材料

基于FPGA的100Msps高速数据采集系统设计

7

作者 张天恒 鲜艳霞 +1 位作者 郑方燕 陈自然 《激光杂志》 CAS CSCD 北大核心 2011年第4期45-47,共3页

本文设计了一套可以达到100Msps的数据采集、处理系统。系统采用现场可编程门阵列作为控制器件,利用现场可编程门阵列并发特性提高系统的速度,内置先入先出,利用通用串行总线芯片可实现高速传输采集数据。本系统具有数据采集、实时显示... 本文设计了一套可以达到100Msps的数据采集、处理系统。系统采用现场可编程门阵列作为控制器件,利用现场可编程门阵列并发特性提高系统的速度,内置先入先出,利用通用串行总线芯片可实现高速传输采集数据。本系统具有数据采集、实时显示的功能,能够满足高速、实时性要求高等场合需要。 展开更多

关键词 数据采集 现场可编程门阵列 通用串行总线 先入先出

在线阅读 下载PDF 职称材料

火控计算机软件执行地址跟踪系统的研究

8

作者 张斌 王海晏 于雷 《空军工程大学学报（自然科学版）》 CSCD 2000年第5期5-7,共3页

应用通用技术研制完成了程序存储器板系统执行地址跟踪系统 ,可以在不对火控系统产生任何影响的前提下 ,跟踪并记录下火控系统在进入不同工作状态时以及进入后火控计算机软件执行的地址。并且可以根据具体需要完成不同长度的地址跟踪记... 应用通用技术研制完成了程序存储器板系统执行地址跟踪系统 ,可以在不对火控系统产生任何影响的前提下 ,跟踪并记录下火控系统在进入不同工作状态时以及进入后火控计算机软件执行的地址。并且可以根据具体需要完成不同长度的地址跟踪记录。跟踪系统结构设计简单、方法先进 ,完全满足对该火控计算机的地址跟踪要求 。 展开更多

关键词 地址跟踪系统 先入先出寄存器 DMA操作 ISP器件

在线阅读 下载PDF 职称材料

高速网路接口的高速缓存技术及其实现

9

作者 张兴明 沈军 《电子技术应用》 北大核心 2006年第12期124-127,共4页

简要介绍了先入先出(FIFO)存储器的工作原理,详细剖析了在实际大型路由器研发中使用的高速大容量缓存机制及其设计方法,并给出了关键部分的时序仿真结果。

关键词 先入先出存储器 缓存 队列 现场可编程门阵列 网络服务质量

在线阅读 下载PDF 职称材料

基于EZ-USB FX2的单向传输系统设计与实现 被引量：6

10

作者 李波 刘嘉勇 +1 位作者 蒋瑜 刘现魁 《信息与电子工程》 2008年第1期46-50,共5页

为了满足不同安全等级主机间单向数据传输的应用要求,介绍了一种基于EZ-USB FX2实现的单向传输系统设计方案,采用通用串行总线USB2.0芯片Cy7c68013和先入先出存储器IDT72v06,通过Cy7c68013通用可编程接口与外部先入先出的连接,实现了在... 为了满足不同安全等级主机间单向数据传输的应用要求,介绍了一种基于EZ-USB FX2实现的单向传输系统设计方案,采用通用串行总线USB2.0芯片Cy7c68013和先入先出存储器IDT72v06,通过Cy7c68013通用可编程接口与外部先入先出的连接,实现了在不同安全域主机之间单向、高速、安全可靠的数据传输。 展开更多

关键词 单向传输 通用串行总线 CY7C68013芯片 通用可编程接口 先入先出

在线阅读 下载PDF 职称材料

基于Verilog HDL的UART IP的设计 被引量：4

11

作者 李秋菊 杨银堂 高海霞 《半导体技术》 CAS CSCD 北大核心 2007年第6期520-523,共4页

通用异步接收发送器具有可编程性和高度兼容性,在嵌入式系统设计中得到了广泛的应用。介绍了一种利用Verilog HDL语言设计UART核心功能的方法,具体描述了发送、接收、同步FIFO以及波特率发生器模块的设计,最后给出了该核心模块的整体功... 通用异步接收发送器具有可编程性和高度兼容性,在嵌入式系统设计中得到了广泛的应用。介绍了一种利用Verilog HDL语言设计UART核心功能的方法,具体描述了发送、接收、同步FIFO以及波特率发生器模块的设计,最后给出了该核心模块的整体功能仿真和综合结果。结果表明该UART功能正确、稳定、可靠,可以很好地应用于异步通讯中。 展开更多

关键词 通用异步接收发送器 VERILOG HDL 先入先出

在线阅读 下载PDF 职称材料

基于FPGA密集假目标干扰的实现 被引量：9

12

作者 王雪茹 《电子科技》 2014年第1期84-86,共3页

在现代电子战中,应对新体制雷达、雷达干扰机转向采用欺骗性干扰方式,结合DRFM的机理,介绍了可控变间隔的密集假目标产生机理,基于FPGA内部IP核FIFO产生密集假目标,通过控制FIFO的存储深度来实现假目标的延迟时间;通过开关控制假目标的... 在现代电子战中,应对新体制雷达、雷达干扰机转向采用欺骗性干扰方式,结合DRFM的机理,介绍了可控变间隔的密集假目标产生机理,基于FPGA内部IP核FIFO产生密集假目标,通过控制FIFO的存储深度来实现假目标的延迟时间;通过开关控制假目标的输出数量。仿真分析了假目标产生机理的正确性,同时验证了密集假目标产生的硬件可实现性,并给出了硬件实现假目标调幅调频的方法,为相关雷达干扰机硬件实现提供了参考。 展开更多

关键词 密集假目标 数字射频存储 先入先出寄存器 延迟单元 欺骗性干扰

在线阅读 下载PDF 职称材料

基于振荡采样的真随机数发生器IP设计 被引量：1

13

作者 郑小岳 沈海斌 《江南大学学报（自然科学版）》 CAS 2006年第5期522-525,共4页

为了得到真正硬件产生的随机数序列,采用振荡电路作为物理源,设计了混洗电路和扰频电路来改善输出序列的均衡性和数据冗余,它具有真随机数发生器的不可预测性高、随机性好的优点.理论分析表明,采用该方法可使获得的随机数序列达到完全... 为了得到真正硬件产生的随机数序列,采用振荡电路作为物理源,设计了混洗电路和扰频电路来改善输出序列的均衡性和数据冗余,它具有真随机数发生器的不可预测性高、随机性好的优点.理论分析表明,采用该方法可使获得的随机数序列达到完全的均衡分布,计算验证和检测结果也证实了其输出序列的随机性要好于未经处理的输出序列.最后给出了一种使用FIFO实现的随机数发生器模块跨时钟域总线接口.该设计能够较好地与系统其他模块相集成. 展开更多

关键词 真随机数发生器 混洗电路 均衡性 先入先出队列

在线阅读 下载PDF 职称材料

OTN中异步FIFO的设计与实现 被引量：2

14

作者 李赛 蒋林 《光通信研究》 北大核心 2015年第5期55-58,共4页

针对OTN(光传送网)电路中传统异步FIFO(先入先出)的可能故障,提出一种适用于OTN电路的异步FIFO,该异步FIFO在出现空/满状态后会复位读/写地址,这样就不会影响电路的同时读写功能。用比较读写地址最高两位的方法来确定接近空或接近满指... 针对OTN(光传送网)电路中传统异步FIFO(先入先出)的可能故障,提出一种适用于OTN电路的异步FIFO,该异步FIFO在出现空/满状态后会复位读/写地址,这样就不会影响电路的同时读写功能。用比较读写地址最高两位的方法来确定接近空或接近满指示信号,更容易判断异步FIFO的空/满状态。测试结果表明,所设计的FIFO的空/满复位功能正常,读写速率可达到133 MHz。 展开更多

关键词 光传送网 异步先入先出 空/满复位

在线阅读 下载PDF 职称材料

环境实时监测中基于PCI总线的数据采集系统的应用 被引量：1

15

作者 颜铤 李金平 《北方交通大学学报》 CSCD 北大核心 2003年第6期52-54,共3页

设计一个基于PCI总线进行高速数据采集的环境实时监测系统,该系统利用S5933的FIFO实现高速数据采集,最大限度利用PCI总线的带宽和其高速传输能力.采集的数据以DMA方式直接存入指定的主机存储区,在这过程中不需要CPU干预,提高了CPU的效率.

关键词 数据处理 PCI总线 高速采集 先入先出缓存器(FIFO)

在线阅读 下载PDF 职称材料

位填充导致USB数据传输紊乱的一种解决方案 被引量：1

16

作者 董剑 李同合 《电子设计工程》 2012年第16期119-121,125,共4页

通用串行总线(USB)数据传输中要对数据进行非归零翻转(NRZI)编解码、添加/去除位填充和串并/并串转换。添加/去除位填充使每字节数据传输所需的时间发生变化,再加上收发器与协议层的时钟频率不同,从而可能导致数据紊乱。以USB 2.0设备... 通用串行总线(USB)数据传输中要对数据进行非归零翻转(NRZI)编解码、添加/去除位填充和串并/并串转换。添加/去除位填充使每字节数据传输所需的时间发生变化,再加上收发器与协议层的时钟频率不同,从而可能导致数据紊乱。以USB 2.0设备控制器中的收发器为例,在收发器与协议层间添加异步先入先出存储器(FIFO)作为缓存区可以解决这一问题。EDA软件仿真验证了该方法的可行性。 展开更多

关键词 通用串行总线 数据传输 位填充 异步先入先出存储器 数据紊乱

在线阅读 下载PDF 职称材料

基于ADS8364的多路数据采集卡设计 被引量：2

17

作者 文鹏 荆涛 李兴华 《电信快报》 2005年第4期24-26,共3页

文中介绍了德州仪器最新的ADS8364六通道16位精度模数(AD)芯片的特性和优点,提出了在多路数据的采集过程中要求保持相位同步的多路数据采集卡的性能参数要求,给出了以ADS8364芯片为基础的多路数据采集系统设计方案及其系统构成和原理框... 文中介绍了德州仪器最新的ADS8364六通道16位精度模数(AD)芯片的特性和优点,提出了在多路数据的采集过程中要求保持相位同步的多路数据采集卡的性能参数要求,给出了以ADS8364芯片为基础的多路数据采集系统设计方案及其系统构成和原理框架,具体分析了各个接口层次的设计思路和具体实现,介绍了模拟电路接口的器件参数选择、ADS8364芯片的工作模式、ADS8364芯片接口电路的实际连接及用可编程逻辑器件(CPLD)和先入先出(FIFO)实现的工业标准总线(ISA)接口。 展开更多

关键词 ADS8364 多路数据采集卡 芯片 接口 ISA 总线 FIFO 先入先出 模拟电路 德州仪器

在线阅读 下载PDF 职称材料

物流信息系统监控在制造型工厂的应用与思考 被引量：1

18

作者 陈瑶 《物流技术》 北大核心 2012年第4期130-132,共3页

从QCD角度,阐述了均衡性、先入先出(FIFO)遵守率、送货准时率的内容、指标及计算方法,介绍了2011年度神龙公司襄阳工厂运用零件流系统后台数据监控物流作业标准化取得的效果,同时指出了后期改善的方向。

关键词 物流信息系统 物流信息系统监控 均衡性 先入先出遵守率 送货准时率

在线阅读 下载PDF 职称材料

新型高速串行接口链路层的电路设计与实现

19

作者 唐永建 何乐年 严晓浪 《微电子学与计算机》 CSCD 北大核心 2005年第4期137-139,143,共4页

USB2.0协议规定了高速模式下的数据传输速度为480Mbps,可满足图像、音频信号等数据传输的要求。本文论述了USB2.0中链路层数据的传输机制和高速数字硬件模块功能,提出了一种新颖的基于全数字锁相环(ADPLL)的全速模式数据恢复电路,以及... USB2.0协议规定了高速模式下的数据传输速度为480Mbps,可满足图像、音频信号等数据传输的要求。本文论述了USB2.0中链路层数据的传输机制和高速数字硬件模块功能,提出了一种新颖的基于全数字锁相环(ADPLL)的全速模式数据恢复电路,以及为满足480Mbps传输速度的高速编解码的并行设计方法。设计采用TSMC0.25μmCMOS工艺库。电路的前后仿真结果表明设计的电路达到了480MHz的处理速度,并在FPGA上进行了功能验证。 展开更多

关键词 USB2.0 并行处理 数据恢复 全数字锁相环 先入先出缓存器

在线阅读 下载PDF 职称材料

DZKG—1型光时域反射计研制成功

20

作者 张葵 《工程兵工程学院学报》 EI 1992年第1期99-99,共1页

我院有线教研室和机电部23研究所联合研制的DZKG-1型智能光时域反射计最近研制成功。该仪器以一块80286 AT底板为基础,在其插槽上加上了自行研制的高速A/D和先入先出累加器,用8097BH 16位单片机作时序控制器和数据预处理器,使系统的连... 我院有线教研室和机电部23研究所联合研制的DZKG-1型智能光时域反射计最近研制成功。该仪器以一块80286 AT底板为基础,在其插槽上加上了自行研制的高速A/D和先入先出累加器,用8097BH 16位单片机作时序控制器和数据预处理器,使系统的连续采样速率高达800kHz,测量分辨率达到1米。 展开更多

关键词 光时域反射计 研制成功 联合研制 自行研制 时序控制器 预处理器 先入先出 单片机开发 测量分辨率 仪器

在线阅读 下载PDF 职称材料