期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
改进的分层修正最小和LDPC译码算法及译码器设计 被引量:6
1
作者 倪俊枫 甘小莺 +1 位作者 张海滨 徐友云 《系统工程与电子技术》 EI CSCD 北大核心 2008年第12期2531-2535,共5页
提出了一种改进的分层修正最小和的LDPC译码算法,该算法充分考虑到了译码器硬件结构的特性,使用了部分信息节点提前中止迭代的方法,降低了译码器处理数据的位宽。同时,在这种算法的基础上,设计出了结构简单的译码器,该译码器在资源使用... 提出了一种改进的分层修正最小和的LDPC译码算法,该算法充分考虑到了译码器硬件结构的特性,使用了部分信息节点提前中止迭代的方法,降低了译码器处理数据的位宽。同时,在这种算法的基础上,设计出了结构简单的译码器,该译码器在资源使用非常少的情况下可以获得较高的译码吞吐量,同时保持译码器译码性能和相应的浮点算法很接近。另外通过合理地设计LDPC码校验矩阵(H矩阵)和译码器数据处理单元,使得译码器可以支持多种码长码率LDPC码译码。这样结构特点的译码器,在低功耗以及需要多种码长码率的编码进行数据传输的领域有着非常高的应用价值。 展开更多
关键词 低密度校验码 两次扩展 改进的分层修正最小和算法 译码器
在线阅读 下载PDF
高速LDPC码分层译码器设计 被引量:2
2
作者 王鹏 陈咏恩 《小型微型计算机系统》 CSCD 北大核心 2009年第11期2294-2297,共4页
设计一种新型准并行LDPC分层译码器,实现对0.5码率,4608码长(3,6)规则准循环LDPC的实时译码.并在Altera公司的Stratix Ⅱ系列EP2S60器件上完成了布局布线.最高工作频94.47MHz,当最大迭代次数为25次时译码吞吐量可达58.70Mbps.与传统的T... 设计一种新型准并行LDPC分层译码器,实现对0.5码率,4608码长(3,6)规则准循环LDPC的实时译码.并在Altera公司的Stratix Ⅱ系列EP2S60器件上完成了布局布线.最高工作频94.47MHz,当最大迭代次数为25次时译码吞吐量可达58.70Mbps.与传统的TPMP译码方案相比,可减少近一半的平均译码迭代次数,而且可以显著降低RAM块的使用数量.整个设计具有很强的扩展性和通用性,只需作事先存储校验矩阵式样及行重信息,即可支持任意码率、规则及非规则码的准循环LDPC译码. 展开更多
关键词 准循环LDPC码 修正最小和算法 分层译码 准并行译码器
在线阅读 下载PDF
基于LDPC码的超短波高速数传系统性能研究 被引量:1
3
作者 马雯 李冬 肖启荣 《现代电子技术》 北大核心 2017年第5期10-13,共4页
为满足超短波高速数传系统的性能要求,对发送序列进行LDPC编码,并选取修正最小和译码算法进行译码。通过自适应均衡技术消除多径干扰,并将接收机分为DFE均衡器和LDPC译码器两部分。基于Matlab仿真平台,构建超短波高速数传系统仿真模型,... 为满足超短波高速数传系统的性能要求,对发送序列进行LDPC编码,并选取修正最小和译码算法进行译码。通过自适应均衡技术消除多径干扰,并将接收机分为DFE均衡器和LDPC译码器两部分。基于Matlab仿真平台,构建超短波高速数传系统仿真模型,对典型VHF信道模型下的传输性能进行仿真及分析。仿真结果表明,准循环LDPC码在中高码率下仍能获得较大的编码增益,基于LDPC码的超短波高速数传系统可获得优异的传输性能,具有良好的工程应用前景。 展开更多
关键词 超短波 高速数传 LDPC码 修正最小和算法 自适应均衡
在线阅读 下载PDF
数字电视标准DMB-T高速LDPC译码器VLSI设计
4
作者 王鹏 陈咏恩 《计算机工程与应用》 CSCD 北大核心 2009年第11期77-81,共5页
在我国的数字电视广播地面传输标准DMB-T中,使用了准循环非规则LDPC码作为前向纠错编码。针对此标准中LDPC码的特点,采用修正最小和译码算法,设计了一种半并行结构实时译码器,可实现DMB-T中三种不同码率下的LDPC译码,并有效地实现了硬... 在我国的数字电视广播地面传输标准DMB-T中,使用了准循环非规则LDPC码作为前向纠错编码。针对此标准中LDPC码的特点,采用修正最小和译码算法,设计了一种半并行结构实时译码器,可实现DMB-T中三种不同码率下的LDPC译码,并有效地实现了硬件结构复用。与其他设计方案相比较,减少了RAM块的数量一半以上,全局布线难度也大大降低。整个设计在StratixⅡ FPGA上进行了综合验证。当译码迭代次数为20次时,系统吞吐量可达100Mb/s以上。 展开更多
关键词 低密度奇偶校验码 数字电视广播地面传输标准 修正最小和算法 半并行译码器
在线阅读 下载PDF
非规则低密度奇偶校验码译码器的结构设计和优化
5
作者 陈徐薇 甘小莺 +2 位作者 俞晖 华颖 徐友云 《上海交通大学学报》 EI CAS CSCD 北大核心 2010年第2期149-155,共7页
提出了一种通用的非规则低密度奇偶校验码译码器,可适用于通过单位阵准循环移位扩展构造的任意行重非规则LDPC码.该译码器通过调整译码存储单元的存储内容而节省了一个交织网络.同时,针对处理非规则LDPC码译码过程中由行列重差异所引起... 提出了一种通用的非规则低密度奇偶校验码译码器,可适用于通过单位阵准循环移位扩展构造的任意行重非规则LDPC码.该译码器通过调整译码存储单元的存储内容而节省了一个交织网络.同时,针对处理非规则LDPC码译码过程中由行列重差异所引起的流水冲突,提出了优化的插入空闲等待时钟周期方法以及预处理方法,有效地避免了流水冲突,从而保证了该译码器的高吞吐量以及译码性能. 展开更多
关键词 低密度奇偶校验码 分层修正最小和算法 译码器
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部