期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于STEP的CAPP系统信息输入模型
被引量：
5
1
作者
伍素珍
刘子建
《现代制造工程》
CSCD
北大核心
2004年第1期36-38,共3页
介绍一种基于STEP的CAPP系统信息输入模型 ,可以解决CAPP系统的输入问题 ,并提出在ACIS开发平台上的模型实现方法。
关键词
CAPP
信息输入模型
特征
STEP
AP224
在线阅读
下载PDF
职称材料
FPGA与DDR2 SDRAM互联的信号完整性分析
被引量：
6
2
作者
吴长瑞
岑凡
蔡惠智
《计算机工程与应用》
CSCD
北大核心
2011年第29期158-160,共3页
论述了Virtex-5和DDR2 SDRAM在互联中的信号完整性问题,利用前仿和后仿的措施分析和验证了它们在不同互联拓扑结构下的信号完整性。通过原型机的测试,验证了该理论在高速电路设计中的应用有效性。
关键词
信号完整性
输入
输出缓冲器
信息
规范
模型
高速印制电路板设计
HyperLynx仿真
在线阅读
下载PDF
职称材料
题名
基于STEP的CAPP系统信息输入模型
被引量：
5
1
作者
伍素珍
刘子建
机构
湖南大学机械与汽车工程学院
出处
《现代制造工程》
CSCD
北大核心
2004年第1期36-38,共3页
文摘
介绍一种基于STEP的CAPP系统信息输入模型 ,可以解决CAPP系统的输入问题 ,并提出在ACIS开发平台上的模型实现方法。
关键词
CAPP
信息输入模型
特征
STEP
AP224
Keywords
Feature STEP CAPP AP224
分类号
TH162 [机械工程—机械制造及自动化]
TP391.72 [自动化与计算机技术—计算机应用技术]
在线阅读
下载PDF
职称材料
题名
FPGA与DDR2 SDRAM互联的信号完整性分析
被引量：
6
2
作者
吴长瑞
岑凡
蔡惠智
机构
中国科学院声学研究所
出处
《计算机工程与应用》
CSCD
北大核心
2011年第29期158-160,共3页
文摘
论述了Virtex-5和DDR2 SDRAM在互联中的信号完整性问题,利用前仿和后仿的措施分析和验证了它们在不同互联拓扑结构下的信号完整性。通过原型机的测试,验证了该理论在高速电路设计中的应用有效性。
关键词
信号完整性
输入
输出缓冲器
信息
规范
模型
高速印制电路板设计
HyperLynx仿真
Keywords
signal integrity
Input/Output Buffer Information Specification（IBIS） model
high-speed Printed Circuit Board （PCB） design
HyperLynx simulation
分类号
TN702 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于STEP的CAPP系统信息输入模型
伍素珍
刘子建
《现代制造工程》
CSCD
北大核心
2004
5
在线阅读
下载PDF
职称材料
2
FPGA与DDR2 SDRAM互联的信号完整性分析
吴长瑞
岑凡
蔡惠智
《计算机工程与应用》
CSCD
北大核心
2011
6
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
