期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
处理器体系结构模拟器综述
1
作者
杨亮
王亚军
+3 位作者
张竣昊
李佩峰
张帅帅
韩赛飞
《电子与封装》
2024年第8期58-68,共11页
随着处理器的微结构和拓扑结构越来越复杂,结构设计空间呈几何倍数增加,导致处理器性能评估难度加大,处理器体系结构模拟器对评估处理器性能、分析性能瓶颈以及进一步的性能优化具有重要意义。针对处理器体系结构以及功能/性能评估的精...
随着处理器的微结构和拓扑结构越来越复杂,结构设计空间呈几何倍数增加,导致处理器性能评估难度加大,处理器体系结构模拟器对评估处理器性能、分析性能瓶颈以及进一步的性能优化具有重要意义。针对处理器体系结构以及功能/性能评估的精度、复杂度与准确度的不同需求,分别研究功能模拟器、性能模拟器以及混合模拟器的模型结构以及模拟行为的构建方法。进一步阐述了国内外处理器厂商推出的体系结构模拟器在不同设计阶段的各类应用,结合实际应用对处理器体系结构模拟器的特征进行总结,并介绍了新型应用背景、新型处理器体系结构下体系结构模拟器的发展趋势。
展开更多
关键词
处理器
体系
结构
体系结构模拟器
功能
模拟器
性能
模拟器
混合
模拟器
在线阅读
下载PDF
职称材料
面向通用处理器芯粒架构探索和评估的系统级模拟器
2
作者
张聪武
刘澳
+2 位作者
张科
常轶松
包云岗
《电子与信息学报》
EI
CAS
CSCD
北大核心
2024年第12期4575-4588,共14页
随着摩尔定律的逐步失效,芯片制造工艺的提升愈发困难,芯片性能的提升面临“面积墙”问题,chiplet(芯粒)技术开始被广泛采用来解决此问题。然而,面向chiplet引入的架构设计参数,目前的体系结构模拟器面临新的挑战。为了能够探索chiplet...
随着摩尔定律的逐步失效,芯片制造工艺的提升愈发困难,芯片性能的提升面临“面积墙”问题,chiplet(芯粒)技术开始被广泛采用来解决此问题。然而,面向chiplet引入的架构设计参数,目前的体系结构模拟器面临新的挑战。为了能够探索chiplet架构的特定设计参数,现有工作通常只会为模拟器增加单一的功能,导致其难以用于探索多个参数对chiplet芯片的整体影响。为了能够较为全面地探索和评估chiplet芯片架构,该文基于现有gem5模拟器实现了面向通用处理器芯粒架构探索和评估的系统级模拟器(SEEChiplet)模拟器框架。首先,总结了现在chiplet芯片设计关注的3类设计参数,包括:(1)芯片cache系统设计;(2)封装方式模拟;(3) chiplet间的互连网络。其次,针对上述3类参数:(1)设计并实现了私有末级缓存系统,扩大了cache系统设计空间;(2)修改了gem5已有的全局目录,以适配私有末级缓存(LLC)系统;(3)建模了两种常见的chiplet封装方式以及chiplet间互连网络。最后,该文在SEEChiplet框架中进行了系统级的模拟评估,在被测chiplet架构通用处理器上运行操作系统及PARSEC 3.0基准测试程序,验证了SEEChiplet的功能,证明SEEChiplet可以对chiplet设计空间进行探索和评估。
展开更多
关键词
芯粒
设计空间探索
体系结构模拟器
缓存系统
在线阅读
下载PDF
职称材料
CacheFI:基于架构级故障注入的片上缓存容错评估工具
3
作者
黄智濒
周锋
+1 位作者
马华东
何若愚
《国防科技大学学报》
EI
CAS
CSCD
北大核心
2016年第5期52-58,共7页
体系架构级缓存容错技术被认为是应对较高的永久位故障率的有效手段,但目前缓存容错机制的体系架构级评估工具较少。针对这个问题,提出CacheFI,即基于Simics的缓存故障注入工具,采用故障生成和注入分离的设计,故障生成是随机分布、模式...
体系架构级缓存容错技术被认为是应对较高的永久位故障率的有效手段,但目前缓存容错机制的体系架构级评估工具较少。针对这个问题,提出CacheFI,即基于Simics的缓存故障注入工具,采用故障生成和注入分离的设计,故障生成是随机分布、模式和时序三个方面的结合,故障注入则考虑了故障可重现性和模块化的需要。在全系统模拟器Simics上,基于15个选自SPEC CPU2000的测试程序,利用CacheFI对Buddy和MAEP等典型的体系架构级缓存容错机制进行评估,展现了其弱点和典型的片上缓存容错机制存在的问题。
展开更多
关键词
故障注入
片上缓存
体系结构模拟器
SnmCS
在线阅读
下载PDF
职称材料
题名
处理器体系结构模拟器综述
1
作者
杨亮
王亚军
张竣昊
李佩峰
张帅帅
韩赛飞
机构
中科芯集成电路有限公司
出处
《电子与封装》
2024年第8期58-68,共11页
文摘
随着处理器的微结构和拓扑结构越来越复杂,结构设计空间呈几何倍数增加,导致处理器性能评估难度加大,处理器体系结构模拟器对评估处理器性能、分析性能瓶颈以及进一步的性能优化具有重要意义。针对处理器体系结构以及功能/性能评估的精度、复杂度与准确度的不同需求,分别研究功能模拟器、性能模拟器以及混合模拟器的模型结构以及模拟行为的构建方法。进一步阐述了国内外处理器厂商推出的体系结构模拟器在不同设计阶段的各类应用,结合实际应用对处理器体系结构模拟器的特征进行总结,并介绍了新型应用背景、新型处理器体系结构下体系结构模拟器的发展趋势。
关键词
处理器
体系
结构
体系结构模拟器
功能
模拟器
性能
模拟器
混合
模拟器
Keywords
processor architecture
architecture simulator
functional simulator
performance simulator
hybrid simulator
分类号
TP302.1 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
面向通用处理器芯粒架构探索和评估的系统级模拟器
2
作者
张聪武
刘澳
张科
常轶松
包云岗
机构
中国科学院计算技术研究所处理器芯片全国重点实验室
中国科学院大学计算机科学与技术学院
郑州大学河南先进技术研究院
出处
《电子与信息学报》
EI
CAS
CSCD
北大核心
2024年第12期4575-4588,共14页
基金
中国科学院战略性先导科技专项(XDA0320000,XDA0320300)
国家自然科学基金重大项目(62090020)。
文摘
随着摩尔定律的逐步失效,芯片制造工艺的提升愈发困难,芯片性能的提升面临“面积墙”问题,chiplet(芯粒)技术开始被广泛采用来解决此问题。然而,面向chiplet引入的架构设计参数,目前的体系结构模拟器面临新的挑战。为了能够探索chiplet架构的特定设计参数,现有工作通常只会为模拟器增加单一的功能,导致其难以用于探索多个参数对chiplet芯片的整体影响。为了能够较为全面地探索和评估chiplet芯片架构,该文基于现有gem5模拟器实现了面向通用处理器芯粒架构探索和评估的系统级模拟器(SEEChiplet)模拟器框架。首先,总结了现在chiplet芯片设计关注的3类设计参数,包括:(1)芯片cache系统设计;(2)封装方式模拟;(3) chiplet间的互连网络。其次,针对上述3类参数:(1)设计并实现了私有末级缓存系统,扩大了cache系统设计空间;(2)修改了gem5已有的全局目录,以适配私有末级缓存(LLC)系统;(3)建模了两种常见的chiplet封装方式以及chiplet间互连网络。最后,该文在SEEChiplet框架中进行了系统级的模拟评估,在被测chiplet架构通用处理器上运行操作系统及PARSEC 3.0基准测试程序,验证了SEEChiplet的功能,证明SEEChiplet可以对chiplet设计空间进行探索和评估。
关键词
芯粒
设计空间探索
体系结构模拟器
缓存系统
Keywords
Chiplet
Design space exploration
Computer architecture simulator
Cache system
分类号
TN4 [电子电信—微电子学与固体电子学]
TN319 [电子电信—物理电子学]
在线阅读
下载PDF
职称材料
题名
CacheFI:基于架构级故障注入的片上缓存容错评估工具
3
作者
黄智濒
周锋
马华东
何若愚
机构
智能通信软件与多媒体北京市重点实验室
软件开发环境国家重点实验室
出处
《国防科技大学学报》
EI
CAS
CSCD
北大核心
2016年第5期52-58,共7页
基金
中国博士后基金资助项目(2014M550662)
软件开发环境国家重点实验室资助项目(SKLSDE-2014KF-04)
智能通信软件与多媒体北京市重点实验室资助项目(ITSM201303)
文摘
体系架构级缓存容错技术被认为是应对较高的永久位故障率的有效手段,但目前缓存容错机制的体系架构级评估工具较少。针对这个问题,提出CacheFI,即基于Simics的缓存故障注入工具,采用故障生成和注入分离的设计,故障生成是随机分布、模式和时序三个方面的结合,故障注入则考虑了故障可重现性和模块化的需要。在全系统模拟器Simics上,基于15个选自SPEC CPU2000的测试程序,利用CacheFI对Buddy和MAEP等典型的体系架构级缓存容错机制进行评估,展现了其弱点和典型的片上缓存容错机制存在的问题。
关键词
故障注入
片上缓存
体系结构模拟器
SnmCS
Keywords
fault injection
on-chip Cache
micro-architectural simulators
Simics
分类号
TP316 [自动化与计算机技术—计算机软件与理论]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
处理器体系结构模拟器综述
杨亮
王亚军
张竣昊
李佩峰
张帅帅
韩赛飞
《电子与封装》
2024
0
在线阅读
下载PDF
职称材料
2
面向通用处理器芯粒架构探索和评估的系统级模拟器
张聪武
刘澳
张科
常轶松
包云岗
《电子与信息学报》
EI
CAS
CSCD
北大核心
2024
0
在线阅读
下载PDF
职称材料
3
CacheFI:基于架构级故障注入的片上缓存容错评估工具
黄智濒
周锋
马华东
何若愚
《国防科技大学学报》
EI
CAS
CSCD
北大核心
2016
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
