检索结果-维普期刊中文期刊服务平台

MVSim:面向VLIW多核向量处理器的快速、可扩展和精确的体系结构模拟器被引量：1: 1; 作者刘仲李程 +3 位作者田希刘胜邓让钰钱程东《计算机工程与科学》 CSCD 北大核心 2024年第2期191-199,共9页; 设计了一个面向VLIW多核向量处理器的快速、可扩展、精确的体系结构模拟器MVSim。设计了可扩展的VLIW多核向量处理器模型、多级存储体系结构模型和多核性能模型;实现了指令集架构的节拍精准模拟,Cache、DMA和多核同步部件的高效功能模拟... 展开更多; 关键词体系结构模拟器 VLIW 多核向量处理器模型性能模型节拍精准模拟器; 在线阅读下载PDF 职称材料

周期级精确的微体系结构模拟器开发环境: 2; 作者王沁王磊罗新强《系统仿真学报》 CAS CSCD 北大核心 2012年第11期2264-2270,共7页; 为了提高开发高精度微体系结构模拟器的效率,设计了一种微体系结构模拟器开发环境uArch IDE。uArch IDE对处理器中的信号传递以及执行块进行抽象,通过调度算法模拟处理器硬件的并行行为。uArch IDE将模拟算法与用户自定义微体系结构相... 展开更多; 关键词微体系结构模拟器周期级精确可重构微处理器计算模型; 在线阅读下载PDF 职称材料

计算机体系结构模拟技术现状、挑战与展望被引量：3: 3; 作者王恩东陈继承 +3 位作者王洪伟倪璠唐士斌史宏志《小型微型计算机系统》 CSCD 北大核心 2016年第1期178-185,共8页; 体系结构模拟技术在计算机体系结构研究和系统设计中发挥着重要作用.通过对计算机系统的建模、仿真及评估,科研人员可以验证新型体系结构设计;将该技术导入产品设计则可以优化系统方案、降低设计风险并提升开发效率.随着半导体工艺的迅... 展开更多; 关键词体系结构模拟模拟器精度速度可用性易用性; 在线阅读下载PDF 职称材料

面向通用处理器芯粒架构探索和评估的系统级模拟器: 4; 作者张聪武刘澳 +2 位作者张科常轶松包云岗《电子与信息学报》 EI CAS CSCD 北大核心 2024年第12期4575-4588,共14页; 随着摩尔定律的逐步失效,芯片制造工艺的提升愈发困难,芯片性能的提升面临“面积墙”问题,chiplet(芯粒)技术开始被广泛采用来解决此问题。然而,面向chiplet引入的架构设计参数,目前的体系结构模拟器面临新的挑战。为了能够探索chiplet... 展开更多; 关键词芯粒设计空间探索体系结构模拟器缓存系统; 在线阅读下载PDF 职称材料

申威同时多线程功能模拟器实现与应用被引量：2: 5; 作者陈伟健郭勇尹飞《计算机工程》 CAS CSCD 北大核心 2016年第6期55-59,67,共6页; 同时多线程(SMT)技术允许来自多个线程的不相关指令同时执行,实现线程级并行与指令级并行相结合,提升处理器的性能。在SMT设计中,运用体系结构模拟器进行实现性分析与正确性验证。以申威多核功能模拟器为基础,提出申威SMT功能模拟器设... 展开更多; 关键词申威处理器功能模拟器体系结构模拟器同时多线程线程级并行; 在线阅读下载PDF 职称材料

多核平台下事务处理类应用性能分析及评价: 6; 作者李鑫窦勇 +1 位作者邓林张劲《计算机研究与发展》 EI CSCD 北大核心 2011年第S1期348-353,共6页; 在线事务处理(OLTP)是商业服务领域的重要应用,片上多核处理器是当前处理器发展的主流,所以OLTP在多核处理器上的性能特征成为设计和评价商用多核服务系统的主要标准.分别利用体系结构模拟器,模拟了单芯片单核与单芯片双核两种结构,改变... 展开更多; 关键词 OLTP 多核处理器体系结构模拟器; 在线阅读下载PDF 职称材料

CacheFI:基于架构级故障注入的片上缓存容错评估工具: 7; 作者黄智濒周锋 +1 位作者马华东何若愚《国防科技大学学报》 EI CAS CSCD 北大核心 2016年第5期52-58,共7页; 体系架构级缓存容错技术被认为是应对较高的永久位故障率的有效手段,但目前缓存容错机制的体系架构级评估工具较少。针对这个问题,提出CacheFI,即基于Simics的缓存故障注入工具,采用故障生成和注入分离的设计,故障生成是随机分布、模式... 展开更多; 关键词故障注入片上缓存体系结构模拟器 SnmCS; 在线阅读下载PDF 职称材料

题名MVSim:面向VLIW多核向量处理器的快速、可扩展和精确的体系结构模拟器被引量：1: 1; 作者刘仲李程田希刘胜邓让钰钱程东; 机构国防科技大学计算机学院先进微处理器芯片与系统重点实验室天津先进CPU企业重点实验室; 出处《计算机工程与科学》 CSCD 北大核心 2024年第2期191-199,共9页; 基金国防科技大学自主基金(23-ZZCX-JDZ-11) PDL重点实验室基金(2021-KJWPDL-11)。; 文摘设计了一个面向VLIW多核向量处理器的快速、可扩展、精确的体系结构模拟器MVSim。设计了可扩展的VLIW多核向量处理器模型、多级存储体系结构模型和多核性能模型;实现了指令集架构的节拍精准模拟,Cache、DMA和多核同步部件的高效功能模拟,采用多线程技术实现了多核处理器的高效和可扩展模拟。实验结果表明,MVSim能够准确模拟多核处理器的目标程序执行,模拟结果完全正确,具有良好的可扩展性。MVSim的平均模拟速度分别是RTL模拟和CCS的227倍和5倍,平均性能误差约为2.9%。; 关键词体系结构模拟器 VLIW 多核向量处理器模型性能模型节拍精准模拟器; Keywords architecture simulator VLIW multi-core vector processor model performance model cycle-accurate simulator; 分类号 TP391 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名周期级精确的微体系结构模拟器开发环境: 2; 作者王沁王磊罗新强; 机构北京科技大学信息工程学院; 出处《系统仿真学报》 CAS CSCD 北大核心 2012年第11期2264-2270,共7页; 基金国家863计划(2011AA040101 2008AA01Z134) +5 种基金国家自然基金(61003251 61173150 61172049) 北京市科委(Z111100054011078) 北京市教委科研基地共建项目; 文摘为了提高开发高精度微体系结构模拟器的效率,设计了一种微体系结构模拟器开发环境uArch IDE。uArch IDE对处理器中的信号传递以及执行块进行抽象,通过调度算法模拟处理器硬件的并行行为。uArch IDE将模拟算法与用户自定义微体系结构相互独立使得开发环境与体系结构无关,并通过分析模拟器运行特征优化了在uArch IDE中开发的模拟器的执行效率。以MIPS 32处理器作为测试用例,uArch IDE生成的模拟器与Verilog建立的前仿模型进行比较,模拟器在模拟精度上达到周期级准确,模拟速度是后者的123倍。; 关键词微体系结构模拟器周期级精确可重构微处理器计算模型; Keywords micro-architecture simulator cycle-accuracy reconfigurable computational model; 分类号 TP391.9 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名计算机体系结构模拟技术现状、挑战与展望被引量：3: 3; 作者王恩东陈继承王洪伟倪璠唐士斌史宏志; 机构浪潮集团有限公司高效能服务器与存储技术国家重点实验室; 出处《小型微型计算机系统》 CSCD 北大核心 2016年第1期178-185,共8页; 基金国家"八六三"高技术研究发展计划项目(2013AA011701)资助; 文摘体系结构模拟技术在计算机体系结构研究和系统设计中发挥着重要作用.通过对计算机系统的建模、仿真及评估,科研人员可以验证新型体系结构设计;将该技术导入产品设计则可以优化系统方案、降低设计风险并提升开发效率.随着半导体工艺的迅速提升,分布式共享内存计算机系统已步入千核时代,处理器微结构、存储层次、片间互连及cache一致性协议等对系统性能的影响愈发复杂,对体系结构模拟技术也提出更高挑战.本文依据计算机体系结构模拟技术特征,从精度、速度、可用性和易用性四个方面对现有体系结构模拟技术进行了分析、总结.针对计算机系统发展趋势与当前模拟器存在的问题,归纳了体系结构模拟技术面临的挑战,进而提出了未来体系结构模拟技术发展的4A理论.; 关键词体系结构模拟模拟器精度速度可用性易用性; Keywords computer architecture simulation simulator accuracy acceleration availability adaptability; 分类号 TP303 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名面向通用处理器芯粒架构探索和评估的系统级模拟器: 4; 作者张聪武刘澳张科常轶松包云岗; 机构中国科学院计算技术研究所处理器芯片全国重点实验室中国科学院大学计算机科学与技术学院郑州大学河南先进技术研究院; 出处《电子与信息学报》 EI CAS CSCD 北大核心 2024年第12期4575-4588,共14页; 基金中国科学院战略性先导科技专项(XDA0320000,XDA0320300) 国家自然科学基金重大项目(62090020)。; 文摘随着摩尔定律的逐步失效,芯片制造工艺的提升愈发困难,芯片性能的提升面临“面积墙”问题,chiplet(芯粒)技术开始被广泛采用来解决此问题。然而,面向chiplet引入的架构设计参数,目前的体系结构模拟器面临新的挑战。为了能够探索chiplet架构的特定设计参数,现有工作通常只会为模拟器增加单一的功能,导致其难以用于探索多个参数对chiplet芯片的整体影响。为了能够较为全面地探索和评估chiplet芯片架构,该文基于现有gem5模拟器实现了面向通用处理器芯粒架构探索和评估的系统级模拟器(SEEChiplet)模拟器框架。首先,总结了现在chiplet芯片设计关注的3类设计参数,包括:(1)芯片cache系统设计;(2)封装方式模拟;(3) chiplet间的互连网络。其次,针对上述3类参数:(1)设计并实现了私有末级缓存系统,扩大了cache系统设计空间;(2)修改了gem5已有的全局目录,以适配私有末级缓存(LLC)系统;(3)建模了两种常见的chiplet封装方式以及chiplet间互连网络。最后,该文在SEEChiplet框架中进行了系统级的模拟评估,在被测chiplet架构通用处理器上运行操作系统及PARSEC 3.0基准测试程序,验证了SEEChiplet的功能,证明SEEChiplet可以对chiplet设计空间进行探索和评估。; 关键词芯粒设计空间探索体系结构模拟器缓存系统; Keywords Chiplet Design space exploration Computer architecture simulator Cache system; 分类号 TN4 [电子电信—微电子学与固体电子学] TN319 [电子电信—物理电子学]; 在线阅读下载PDF 职称材料

题名申威同时多线程功能模拟器实现与应用被引量：2: 5; 作者陈伟健郭勇尹飞; 机构上海高性能集成电路设计中心; 出处《计算机工程》 CAS CSCD 北大核心 2016年第6期55-59,67,共6页; 基金 "核高基"重大专项"超级计算机处理器研发"(2013ZX01028-001-001-001); 文摘同时多线程(SMT)技术允许来自多个线程的不相关指令同时执行,实现线程级并行与指令级并行相结合,提升处理器的性能。在SMT设计中,运用体系结构模拟器进行实现性分析与正确性验证。以申威多核功能模拟器为基础,提出申威SMT功能模拟器设计方法,并实现申威SMT功能模拟器。模拟结果表明了申威SMT功能模拟器设计实现的正确性,并基于申威SMT功能模拟器构建RTL级实时验证平台,在处理器设计验证领域具有较高的应用价值。; 关键词申威处理器功能模拟器体系结构模拟器同时多线程线程级并行; Keywords Shenwei processor unctional simulator rchitecture simulator imultaneous Multithreading（SMT） read-level Parallelism（TLP）; 分类号 TP391 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名多核平台下事务处理类应用性能分析及评价: 6; 作者李鑫窦勇邓林张劲; 机构中国人民解放军国防科学技术大学计算机学院; 出处《计算机研究与发展》 EI CSCD 北大核心 2011年第S1期348-353,共6页; 基金国家"八六三"高技术研究发展计划基金项目(2008AA01A201); 文摘在线事务处理(OLTP)是商业服务领域的重要应用,片上多核处理器是当前处理器发展的主流,所以OLTP在多核处理器上的性能特征成为设计和评价商用多核服务系统的主要标准.分别利用体系结构模拟器,模拟了单芯片单核与单芯片双核两种结构,改变其cache容量,对于OLTP负载的微体系结构进行性能分析.; 关键词 OLTP 多核处理器体系结构模拟器; Keywords OLTP CMP architecture simulation; 分类号 TP3 [自动化与计算机技术—计算机科学与技术]; 在线阅读下载PDF 职称材料

题名CacheFI:基于架构级故障注入的片上缓存容错评估工具: 7; 作者黄智濒周锋马华东何若愚; 机构智能通信软件与多媒体北京市重点实验室软件开发环境国家重点实验室; 出处《国防科技大学学报》 EI CAS CSCD 北大核心 2016年第5期52-58,共7页; 基金中国博士后基金资助项目(2014M550662) 软件开发环境国家重点实验室资助项目(SKLSDE-2014KF-04) 智能通信软件与多媒体北京市重点实验室资助项目(ITSM201303); 文摘体系架构级缓存容错技术被认为是应对较高的永久位故障率的有效手段,但目前缓存容错机制的体系架构级评估工具较少。针对这个问题,提出CacheFI,即基于Simics的缓存故障注入工具,采用故障生成和注入分离的设计,故障生成是随机分布、模式和时序三个方面的结合,故障注入则考虑了故障可重现性和模块化的需要。在全系统模拟器Simics上,基于15个选自SPEC CPU2000的测试程序,利用CacheFI对Buddy和MAEP等典型的体系架构级缓存容错机制进行评估,展现了其弱点和典型的片上缓存容错机制存在的问题。; 关键词故障注入片上缓存体系结构模拟器 SnmCS; Keywords fault injection on-chip Cache micro-architectural simulators Simics; 分类号 TP316 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	MVSim:面向VLIW多核向量处理器的快速、可扩展和精确的体系结构模拟器	刘仲李程田希刘胜邓让钰钱程东	《计算机工程与科学》 CSCD 北大核心	2024	1	在线阅读下载PDF 职称材料
2	周期级精确的微体系结构模拟器开发环境	王沁王磊罗新强	《系统仿真学报》 CAS CSCD 北大核心	2012	0	在线阅读下载PDF 职称材料
3	计算机体系结构模拟技术现状、挑战与展望	王恩东陈继承王洪伟倪璠唐士斌史宏志	《小型微型计算机系统》 CSCD 北大核心	2016	3	在线阅读下载PDF 职称材料
4	面向通用处理器芯粒架构探索和评估的系统级模拟器	张聪武刘澳张科常轶松包云岗	《电子与信息学报》 EI CAS CSCD 北大核心	2024	0	在线阅读下载PDF 职称材料
5	申威同时多线程功能模拟器实现与应用	陈伟健郭勇尹飞	《计算机工程》 CAS CSCD 北大核心	2016	2	在线阅读下载PDF 职称材料
6	多核平台下事务处理类应用性能分析及评价	李鑫窦勇邓林张劲	《计算机研究与发展》 EI CSCD 北大核心	2011	0	在线阅读下载PDF 职称材料
7	CacheFI:基于架构级故障注入的片上缓存容错评估工具	黄智濒周锋马华东何若愚	《国防科技大学学报》 EI CAS CSCD 北大核心	2016	0	在线阅读下载PDF 职称材料