基于GF 8HP 0.12μm Bi CMOS工艺设计并实现了一款应用于相控阵系统的具有低幅度均方根（RMS）误差的单片集成5～40 GHz 5 bit数控衰减器。该衰减器采用桥T和单刀双掷（SPDT）开关结构,其中的NMOS开关管通过采用体端悬浮技术,改善了衰...基于GF 8HP 0.12μm Bi CMOS工艺设计并实现了一款应用于相控阵系统的具有低幅度均方根（RMS）误差的单片集成5～40 GHz 5 bit数控衰减器。该衰减器采用桥T和单刀双掷（SPDT）开关结构,其中的NMOS开关管通过采用体端悬浮技术,改善了衰减器在全部衰减态下插损的平坦度,降低了衰减器的插损,提高了衰减器的线性度。测试结果显示,在5～40 GHz频段内,该5 bit数控衰减器的插损最小值为5.7 d B,最大值为14.2 d B,幅度均方根误差小于0.39 d B,相移均方根误差小于5.7°,1 d B压缩点输入功率大于＋11 d Bm,芯片核心面积为0.86 mm×0.39 mm。展开更多
文摘基于GF 8HP 0.12μm Bi CMOS工艺设计并实现了一款应用于相控阵系统的具有低幅度均方根（RMS）误差的单片集成5～40 GHz 5 bit数控衰减器。该衰减器采用桥T和单刀双掷（SPDT）开关结构,其中的NMOS开关管通过采用体端悬浮技术,改善了衰减器在全部衰减态下插损的平坦度,降低了衰减器的插损,提高了衰减器的线性度。测试结果显示,在5～40 GHz频段内,该5 bit数控衰减器的插损最小值为5.7 d B,最大值为14.2 d B,幅度均方根误差小于0.39 d B,相移均方根误差小于5.7°,1 d B压缩点输入功率大于＋11 d Bm,芯片核心面积为0.86 mm×0.39 mm。
