检索结果-维普期刊中文期刊服务平台

基于有载品质因数的低抖动时钟电路研究被引量：4: 1; 作者邱渡裕田书林 +1 位作者谭峰曾浩《仪器仪表学报》 EI CAS CSCD 北大核心 2015年第7期1584-1591,共8页; 抖动作为衡量时钟信号质量的重要指标,对电子系统的性能具有重要意义。数据采集系统要获得良好的信噪比,就必须要有高性能低抖动的时钟信号。本文应用相位噪声与抖动的关系,同时结合相位噪声Leeson模型,研究了时钟信号发生电路的抖动及... 展开更多; 关键词相位噪声低抖动时钟有载品质因数; 在线阅读下载PDF 职称材料

正弦平滑时间幅度调制的低抖动时钟信号产生被引量：1: 2; 作者苏燕婷宋茂忠 +2 位作者崔畅沈通严峰《电讯技术》北大核心 2022年第6期808-812,共5页; 针对低抖动时间幅度调制时钟信号引入滤波失真的问题,提出了一种正弦平滑改进的时间幅度调制方法,对时间幅度调制时钟信号进行正弦函数平滑处理,在保持过零点抖动较小前提下,改善时钟信号的频谱特性。仿真分析和现场可编程门阵列(Field ... 展开更多; 关键词低抖动时钟时间幅度调制正弦平滑带限失真; 在线阅读下载PDF 职称材料

100Gb/s线路侧光收发模块中ADC的时钟方案被引量：1: 3; 作者申曜铭黄芝平 +1 位作者刘德胜巴俊皓《光通信技术》北大核心 2016年第3期40-42,共3页; 100Gb/s线路侧光收发模块中ADC的时钟设计关键在于保证时钟的低抖动性,是光模块可靠工作的基础。介绍了100Gb/s线路侧光收发模块的基本架构和工作流程,提出两种时钟方案,对比分析了两种方案的性能,对线路侧光收发模块中ADC的时钟设计具... 展开更多; 关键词 100Gb/s 线路侧光收发模块 64GS/s ADC 低抖动时钟; 在线阅读下载PDF 职称材料

多路基于TLK2711高速串行图像数据的传输系统被引量：6: 4; 作者余达刘金国 +4 位作者徐东孔德柱陈佳豫梅贵周磊《液晶与显示》 CAS CSCD 北大核心 2017年第10期815-821,共7页; 为提高多路高速串行图像数据传输在航天应用中的FPGA IO利用率,同时克服接收到的多路并行恢复数据相对相位不确定性问题,采用时钟分路器同时为多路TLK2711和FPGA提供低抖动时钟。对于串行数据发送,采用FPGA内部的数字时钟管理单元(DCM)... 展开更多; 关键词高速串行图像数据 IO利用率低抖动时钟动态自适应调整相位不确定; 在线阅读下载PDF 职称材料

题名基于有载品质因数的低抖动时钟电路研究被引量：4: 1; 作者邱渡裕田书林谭峰曾浩; 机构电子科技大学自动化工程学院; 出处《仪器仪表学报》 EI CAS CSCD 北大核心 2015年第7期1584-1591,共8页; 基金国家自然科学基金(61301263) 中央高校基本科研基金(A03008023801080 ZYGX2014J067)项目资助; 文摘抖动作为衡量时钟信号质量的重要指标,对电子系统的性能具有重要意义。数据采集系统要获得良好的信噪比,就必须要有高性能低抖动的时钟信号。本文应用相位噪声与抖动的关系,同时结合相位噪声Leeson模型,研究了时钟信号发生电路的抖动及相位噪声特性,分析了电路有载品质因数QL对抖动的影响,并给出了电路主要器件与抖动关系的显性表达式。以一种100 MHz低抖动时钟信号发生电路为例,进行了理论分析、仿真和实验验证,并将其应用到2.5 GHz采样时钟信号发生电路中进行了对比测试。结果表明,提高电路的有载品质因素QL可以明显改善其抖动及相位噪声特性。; 关键词相位噪声低抖动时钟有载品质因数; Keywords phase noise low jitter clock loaded quality factor; 分类号 TN710 [电子电信—电路与系统] TH7 [机械工程—精密仪器及机械]; 在线阅读下载PDF 职称材料

题名正弦平滑时间幅度调制的低抖动时钟信号产生被引量：1: 2; 作者苏燕婷宋茂忠崔畅沈通严峰; 机构南京航空航天大学电子信息工程学院; 出处《电讯技术》北大核心 2022年第6期808-812,共5页; 文摘针对低抖动时间幅度调制时钟信号引入滤波失真的问题,提出了一种正弦平滑改进的时间幅度调制方法,对时间幅度调制时钟信号进行正弦函数平滑处理,在保持过零点抖动较小前提下,改善时钟信号的频谱特性。仿真分析和现场可编程门阵列(Field Programmable Gate Array,FPGA)硬件实现结果表明,产生的正弦平滑时间幅度调制时钟信号有效抑制了带限失真,优于普通的数字压控振荡器和原始的时间幅度调制时钟信号。; 关键词低抖动时钟时间幅度调制正弦平滑带限失真; Keywords low jitter clock time-amplitude modulation sinusoidal smoothing band-limited distortion; 分类号 TN702 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名100Gb/s线路侧光收发模块中ADC的时钟方案被引量：1: 3; 作者申曜铭黄芝平刘德胜巴俊皓; 机构国防科学技术大学仪器系; 出处《光通信技术》北大核心 2016年第3期40-42,共3页; 文摘 100Gb/s线路侧光收发模块中ADC的时钟设计关键在于保证时钟的低抖动性,是光模块可靠工作的基础。介绍了100Gb/s线路侧光收发模块的基本架构和工作流程,提出两种时钟方案,对比分析了两种方案的性能,对线路侧光收发模块中ADC的时钟设计具有一定参考借鉴意义。; 关键词 100Gb/s 线路侧光收发模块 64GS/s ADC 低抖动时钟; Keywords 100Gb/s, line side transponder, 64GS/s ADC, low jitter clock; 分类号 TN915.62 [电子电信—通信与信息系统]; 在线阅读下载PDF 职称材料

题名多路基于TLK2711高速串行图像数据的传输系统被引量：6: 4; 作者余达刘金国徐东孔德柱陈佳豫梅贵周磊; 机构中国科学院长春光学精密机械与物理研究所; 出处《液晶与显示》 CAS CSCD 北大核心 2017年第10期815-821,共7页; 基金国家自然科学基金(No.61405191) 吉林省科技发展计划项目(No.20160101273JC No.20150520102JH)~~; 文摘为提高多路高速串行图像数据传输在航天应用中的FPGA IO利用率,同时克服接收到的多路并行恢复数据相对相位不确定性问题,采用时钟分路器同时为多路TLK2711和FPGA提供低抖动时钟。对于串行数据发送,采用FPGA内部的数字时钟管理单元(DCM)对发送数据的相位进行调整,并采用TLK2711的内部环回功能进行发送数据和时钟相位的动态自适应调整。对于串行数据接收,采用高速异步数据缓存将多路相对相位不确定的数据调理为参考相同时钟,最终转换为满足Camera Link接口协议的图像数据。实验结果表明,采用时钟分路器可大大降低时钟抖动,该传输系统工作稳定可靠,最大传输速率可达6.8Gbit/s。此方法可大大提高FPGA内部的资源利用率,实现多路并行恢复数据的相对确定相位,满足多通道基于TLK2711的高速串行数据的高稳定传输要求。; 关键词高速串行图像数据 IO利用率低抖动时钟动态自适应调整相位不确定; Keywords high speed serial image data IO utilization low jitter clock dynamic adaptive adjustment phase uncertainty; 分类号 TP394.1 [自动化与计算机技术—计算机应用技术] TH691.9 [机械工程—机械制造及自动化]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	基于有载品质因数的低抖动时钟电路研究	邱渡裕田书林谭峰曾浩	《仪器仪表学报》 EI CAS CSCD 北大核心	2015	4	在线阅读下载PDF 职称材料
2	正弦平滑时间幅度调制的低抖动时钟信号产生	苏燕婷宋茂忠崔畅沈通严峰	《电讯技术》北大核心	2022	1	在线阅读下载PDF 职称材料
3	100Gb/s线路侧光收发模块中ADC的时钟方案	申曜铭黄芝平刘德胜巴俊皓	《光通信技术》北大核心	2016	1	在线阅读下载PDF 职称材料
4	多路基于TLK2711高速串行图像数据的传输系统	余达刘金国徐东孔德柱陈佳豫梅贵周磊	《液晶与显示》 CAS CSCD 北大核心	2017	6	在线阅读下载PDF 职称材料