截断式原模图低密度奇偶校验卷积码边扩展优化 被引量：3

1

作者 洪少华 马文卓 王琳 《电子与信息学报》 EI CSCD 北大核心 2021年第1期45-50,共6页

截断式原模图低密度奇偶校验(LDPC)卷积码(P-LDPC-CCs)结合了原模图LDPC(P-LDPC)码和卷积码的特点,具有多变的编码构造方式和优异的纠错性能,实现了编译码低时延特性。边扩展作为构造截断式原模图LDPC卷积码基础矩阵关键步骤,是影响其... 截断式原模图低密度奇偶校验(LDPC)卷积码(P-LDPC-CCs)结合了原模图LDPC(P-LDPC)码和卷积码的特点,具有多变的编码构造方式和优异的纠错性能,实现了编译码低时延特性。边扩展作为构造截断式原模图LDPC卷积码基础矩阵关键步骤,是影响其性能的重要因素。该文提出了一种边扩展优化方法。该方法利用原模图外信息转移(P-EXIT)算法理论分析基础矩阵的译码门限,引入差分进化思想搜索一定条件下最优的边扩展方式。理论分析与系统仿真结果均表明所提边扩展优化方法比现有的方法具有更好的性能。 展开更多

关键词 截断式原模图低密度奇偶校验卷积码 原模图外信息转移 边扩展 优化

在线阅读 下载PDF 职称材料

基于后验概率的低密度奇偶校验码逆向识别方法研究 被引量：2

2

作者 刘婉月 包昕 +1 位作者 王达 金野 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2016年第3期389-395,共7页

提出一种基于后验概率对数似然比(LLR)均值的逆向识别低密度奇偶校验码(LDPC)校验矩阵的方法。通过估计接收码字的信道增益以及信道噪声方差值,得到后验概率对数似然比,并依据后验概率对数似然比均值最大化原则,成功实现对LDPC码校验矩... 提出一种基于后验概率对数似然比(LLR)均值的逆向识别低密度奇偶校验码(LDPC)校验矩阵的方法。通过估计接收码字的信道增益以及信道噪声方差值,得到后验概率对数似然比,并依据后验概率对数似然比均值最大化原则,成功实现对LDPC码校验矩阵的逆向识别。仿真结果表明,在加性高斯白噪声信道条件下,利用所提出的LDPC码逆向识别技术,接收方可准确无误地找到发送方使用的LDPC码校验矩阵。 展开更多

关键词 低密度奇偶校验码(ldpc) 逆向识别 后验概率对数似然比(LLR)

在线阅读 下载PDF 职称材料

基于FPGA的一类低密度奇偶校验码的实现

3

作者 刘晓明 刘强 鲁俊成 《计算机科学》 CSCD 北大核心 2004年第8期197-200,共4页

本设计用可编程逻辑器件(FPGA)实现了一种低密度奇偶校验 LDPC(Low Density Parity Check)码。本文所提到的 LDPC 码是采用并行编码和部分并行译码结构。同时本文采用的是一种系统码结构,这种码的最主要的优点就是它的生成矩阵能够很容... 本设计用可编程逻辑器件(FPGA)实现了一种低密度奇偶校验 LDPC(Low Density Parity Check)码。本文所提到的 LDPC 码是采用并行编码和部分并行译码结构。同时本文采用的是一种系统码结构,这种码的最主要的优点就是它的生成矩阵能够很容易地从奇偶校验矩阵的一定变换而得到,这样,应用 FPGA 实现译码器的同时,能够简单有效地实现对应的编码器。该设计是针对分组块长为345比特,码率为4/5,采用了6位量化方案。本文用现场可编程门降列(FPGA)实现了 LDPC 码的编码,译码电路,并且通过 QUARTUS 仿真测试以及下载到实验板 ATERA 芯片的调试,表现出好的纠错性能。 展开更多

关键词 可编程逻辑器件 FPGA 低密度奇偶校验 ldpc 置信传播算法 系统码 校验节点单元

在线阅读 下载PDF 职称材料

有限长低密度奇偶校验码的去环分析

4

作者 郭强 《高技术通讯》 EI CAS CSCD 北大核心 2009年第5期471-474,共4页

针对低密度奇偶校验码(LDPC)中环的存在影响LDPC码性能的问题,研究了基于校验阵的有限长LDPC码的去环和优化,指出搜索随机矩阵的方法比较直观,但计算量是码长和列重乘积的指数函数。给出了搜索并替换的去环方法,该方法能够显著减小短环... 针对低密度奇偶校验码(LDPC)中环的存在影响LDPC码性能的问题,研究了基于校验阵的有限长LDPC码的去环和优化,指出搜索随机矩阵的方法比较直观,但计算量是码长和列重乘积的指数函数。给出了搜索并替换的去环方法,该方法能够显著减小短环对译码性能的影响。计算机仿真结果表明,去除长度为4和6的环能够在误比特率为10-5时获得0.5dB的编码增益。讨论了去环图的优化和判定准则,计算机仿真结果表明,优选的去环编码方案的性能要好于未经优选的方案。 展开更多

关键词 低密度奇偶校验码(ldpc) 环 TANNER图

在线阅读 下载PDF 职称材料

基于数字信号处理器的IEEE 802.11ac低密度奇偶校验码编码器的设计与实现

5

作者 刘英辉 周世东 +1 位作者 李云洲 韩少聪 《科学技术与工程》 北大核心 2014年第9期184-188,共5页

本文提出了适用于IEEE 802.11ac标准草案LDPC码编码器的设计方案。设计方案针对LDPC码的校验矩阵的准循环、双对角线的结构特点,采用了具有低复杂度的快速迭代算法,在FreeScale公司的MSC8156 DSP平台上实现了LDPC码的编码器,并对代码进... 本文提出了适用于IEEE 802.11ac标准草案LDPC码编码器的设计方案。设计方案针对LDPC码的校验矩阵的准循环、双对角线的结构特点,采用了具有低复杂度的快速迭代算法,在FreeScale公司的MSC8156 DSP平台上实现了LDPC码的编码器,并对代码进行了合理的优化。测试结果显示,使用MSC8156的一个运算核心进行编码的平均速率可达1Gbps以上,满足系统要求。 展开更多

关键词 802 11ac 低密度奇偶校验(10w density PARITY CHECK code ldpc) 数字信号处理器(digital signal processing DSP)准循环 编码器

在线阅读 下载PDF 职称材料

低密度校验码的研究进展 被引量：4

6

作者 赵传钢 林雪红 +1 位作者 林家儒 吴伟陵 《电信科学》 北大核心 2005年第5期48-51,共4页

本文对低密度校验(LDPC)码的奇偶校验矩阵的构造方法和编译码方法进行了分析和总结,对LDPC码的应用及未来的研究方向进行了展望。

关键词 低密度校验码 奇偶校验矩阵 信道编码 ldpc TANNER图

在线阅读 下载PDF 职称材料

一种改进的时不变LDPC卷积码构造方法 被引量：1

7

作者 穆丽伟 刘星成 《中山大学学报（自然科学版）》 CAS CSCD 北大核心 2016年第1期63-67,共5页

提出一种新的时不变LDPC卷积码构造算法。对Tanner等的构造方案进行改进,产生了给定码率下的LDPC卷积码多项式矩阵;根据卷积码特性,对该多项式矩阵进行修正,获得具有最大给定编码记忆和快速编码特性的改进的时不变LDPC卷积码。该算法具... 提出一种新的时不变LDPC卷积码构造算法。对Tanner等的构造方案进行改进,产生了给定码率下的LDPC卷积码多项式矩阵;根据卷积码特性,对该多项式矩阵进行修正,获得具有最大给定编码记忆和快速编码特性的改进的时不变LDPC卷积码。该算法具有的快速编码特性可以降低硬件实现时的编码复杂度。该算法获得的在给定码率下具有最大给定编码记忆的特性可提高译码性能。对码的特性参数和仿真结果的分析表明,文中构造的时不变LDPC卷积码是优异的。 展开更多

关键词 低密度奇偶校验(ldpc)卷积码 时不变 给定码率 给定编码记忆 快速编码

在线阅读 下载PDF 职称材料

一种基于MDS-卷积码的LDPC码构造方法 被引量：3

8

作者 乔华 董明科 项海格 《电子学报》 EI CAS CSCD 北大核心 2008年第1期117-121,共5页

近年来,结构化低密度奇偶校验(LDPC)码的构造方法受到了广泛地关注.本文提出了一种利用最大距离分割(MDS)编码构造结构化LDPC码的思路.该思路将基于两个信息符号的RS码构造LDPC码的方法扩展至适用于所有的MDS码.本文以具有MDS特性的卷... 近年来,结构化低密度奇偶校验(LDPC)码的构造方法受到了广泛地关注.本文提出了一种利用最大距离分割(MDS)编码构造结构化LDPC码的思路.该思路将基于两个信息符号的RS码构造LDPC码的方法扩展至适用于所有的MDS码.本文以具有MDS特性的卷积码为例详细描述该构造方法的细节,并构造了码长从255比特到4095比特的高码率LDPC码.由于卷积码的MDS定义不同于线性分组码,因此本文给出了一种对卷积码截短的方法及其必要的证明.仿真结果表明,本文构造MDS-Conv-LDPC码的性能优于随机构造的LDPC码. 展开更多

关键词 低密度奇偶校验码 最大距离分割码 卷积码 结构化构造方法

在线阅读 下载PDF 职称材料

LDPC卷积码在水声通信系统中的可靠性研究 被引量：2

9

作者 蔡子浩 穆丽伟 +1 位作者 占利 刘强 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2020年第6期84-90,共7页

为保证信号在水声信道上实现高可靠性传输,将低密度奇偶校验卷积码用于水声信道,研究其对信息可靠性的改进程度。采用结合了多径模型的梯度模型来模拟水声信道,依据滤波器组多载波技术抑制码间串扰和偏移正交幅度调制能够抑制相邻载波... 为保证信号在水声信道上实现高可靠性传输,将低密度奇偶校验卷积码用于水声信道,研究其对信息可靠性的改进程度。采用结合了多径模型的梯度模型来模拟水声信道,依据滤波器组多载波技术抑制码间串扰和偏移正交幅度调制能够抑制相邻载波干扰的特性,搭建FBMC/OQAM水声信道通信系统。采用低密度奇偶校验卷积码作为信道编码方案,实现了多媒体音频和图像信号在水声信道上的无损传输。又进一步搭建了跳频水声通信仿真系统,将RC-LDPC卷积码用于该跳频水声通信系统,研究其译码性能。仿真结果表明,低密度奇偶校验卷积码在水声信道上有良好的误码率性能,实现了低误码率的信号传输,能有效地克服多径效应,提高信道利用率。因而,低密度奇偶校验卷积码可选作水声通信的信道编码方案。 展开更多

关键词 水声信道 频率调制 低密度奇偶校验卷积码

在线阅读 下载PDF 职称材料

基于LDPC码校验矩阵的编码模板设计 被引量：1

10

作者 肖若灵 尹蕊 +2 位作者 倪碧雪 吴礼 肖泽龙 《微波学报》 CSCD 北大核心 2017年第S1期284-288,共5页

单通道毫米波编码成像利用编码模板的不断变换实现对成像场景信息的多次采样并通过恢复算法实现成像,可有效减少毫米波成像通道数,但目前基于压缩感知测量矩阵的编码模板设计一直是难点。本文在建立单通道毫米波编码成像模型基础上,重... 单通道毫米波编码成像利用编码模板的不断变换实现对成像场景信息的多次采样并通过恢复算法实现成像,可有效减少毫米波成像通道数,但目前基于压缩感知测量矩阵的编码模板设计一直是难点。本文在建立单通道毫米波编码成像模型基础上,重点分析低密度奇偶校验(LDPC)码矩阵特性,设计了便于工程实现的具有循环特性的低密度奇偶校验码矩阵编码模板,有效地减小了系统中编码模板的面积。文章中采用直线型和旋转型的码版构造来说明压缩编码采样过程,最后用MATLAB仿真软件将采样得到的测量值对图像进行算法重构,仿真结果验证了该方法的可行性。 展开更多

关键词 毫米波成像 编码模板 压缩感知 低密度奇偶校验(ldpc)码矩阵

在线阅读 下载PDF 职称材料

LDPC码高速译码器的设计与实现 被引量：11

11

作者 乔华 管武 +1 位作者 董明科 项海格 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2008年第3期347-352,共6页

通过对LDPC码(低密度奇偶校验码)的迭代译码算法的分析,提出了一种同时能够对两个码字进行译码,使得译码器中的变量节点和校验节点交替被两个码字使用的译码器结构。该结构不仅适用于全并行结构的LDPC码译码器,也适用于目前广泛采用的... 通过对LDPC码(低密度奇偶校验码)的迭代译码算法的分析,提出了一种同时能够对两个码字进行译码,使得译码器中的变量节点和校验节点交替被两个码字使用的译码器结构。该结构不仅适用于全并行结构的LDPC码译码器,也适用于目前广泛采用的半并行结构译码器。以此结构为基础,实现了一个长度为1008bit,改进半并行结构的LDPC码译码器。此结构能够充分利用现有半并行结构译码器的逻辑资源,将译码器数据吞吐率提高近一倍。测试结果表明,该译码器的有效信息速率达到45Mbps。 展开更多

关键词 低密度奇偶校验码(ldpc码) 译码器 FPGA 高速实现

在线阅读 下载PDF 职称材料

10Gbps LDPC编码器的FPGA设计 被引量：12

12

作者 袁瑞佳 白宝明 童胜 《电子与信息学报》 EI CSCD 北大核心 2011年第12期2942-2947,共6页

该文针对准循环双对角结构的低密度奇偶校验(LDPC)码,提出了一种基于FPGA的高吞吐量编码器实现方法。提出了一种快速流水线双向递归编码算法,能显著提高编码速度;同时设计了一种行间串行列间并行的处理结构计算中间变量,在提高编码并行... 该文针对准循环双对角结构的低密度奇偶校验(LDPC)码,提出了一种基于FPGA的高吞吐量编码器实现方法。提出了一种快速流水线双向递归编码算法,能显著提高编码速度;同时设计了一种行间串行列间并行的处理结构计算中间变量,在提高编码并行度的同时可有效减少存储资源的占用量;设计还针对多帧并行编码的情况优化了存储结构,有效复用了数据存储单元和RAM地址发生器,进一步提高FPGA的资源利用率。对一组码长为2304的IEEE 802.16e标准LDPC码,在Xilinx XC4VLX40芯片上,该方法可实现时钟频率200 MHz,信息吞吐量达10 Gbps以上的编码器,且占用不超过15%的芯片逻辑资源和50%左右的RAM存储资源。 展开更多

关键词 低密度奇偶校验(ldpc)码 编码器 高吞吐量

在线阅读 下载PDF 职称材料

QC-LDPC码的置换矩阵循环移位次数设计 被引量：13

13

作者 彭立 朱光喜 《电子学报》 EI CAS CSCD 北大核心 2010年第4期786-790,共5页

本文提出了一种循环移位次数的代数设计方法,该方法可用来构造基于置换矩阵的QC-LDPC码的稀疏奇偶校验矩阵H.这个方法的基本思路是:将构造q×t置换阵列H矩阵的问题转化为构造q×t下标矩阵S(H)=[ai,j]的问题,然后根据Fosserier... 本文提出了一种循环移位次数的代数设计方法,该方法可用来构造基于置换矩阵的QC-LDPC码的稀疏奇偶校验矩阵H.这个方法的基本思路是:将构造q×t置换阵列H矩阵的问题转化为构造q×t下标矩阵S(H)=[ai,j]的问题,然后根据Fosserier的充分必要条件,设计出能消除小围长(girth)的下标计算表达式ai,j=f(q,t,n).由该方法构造的H矩阵能消除4环长,围长至少是6. 展开更多

关键词 低密度奇偶校验码(ldpc码) 稀疏奇偶校验矩阵 下标矩阵 围长(girth)

在线阅读 下载PDF 职称材料

低存储高速可重构LDPC码译码器设计及ASIC实现 被引量：8

14

作者 栾志斌 裴玉奎 葛宁 《电子与信息学报》 EI CSCD 北大核心 2014年第10期2287-2292,共6页

在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该... 在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该文提出一种新颖的可重构译码器架构,通过分层流水线迭代实现高吞吐率,通过结合不同LDPC码字的结构特点实现低复杂度的可重构译码,通过简化存储迭代传递信息以及信道对数似然比(LLR)信息节省存储空间。流片实现结果表明,在台积电(TSMC)0.13 mm工艺下,单路译码器最高可达1.5 Gbps的吞吐率,占用7.8 mm2的硅片面积,最高节省40%的存储资源。 展开更多

关键词 低密度奇偶校验(ldpc)码 无线通信 可重构 低存储 高吞吐率 专用集成电路(ASIC)

在线阅读 下载PDF 职称材料

针对IRA-LDPC码类的半随机半代数结构设计 被引量：3

15

作者 彭立 张琦 +1 位作者 王渤 陈涛 《通信学报》 EI CSCD 北大核心 2014年第3期77-84,共8页

提出用半随机半代数结构的设计方法来构造IRA-LDPC码的信息位所对应的奇偶校验矩阵H d。与现有结构化LDPC码相比,所给出的H d矩阵的结构化紧凑表示阵列的独特优势在于:可使H d矩阵中每个1元素的位置坐标均能用数学表达式计算得到,不仅... 提出用半随机半代数结构的设计方法来构造IRA-LDPC码的信息位所对应的奇偶校验矩阵H d。与现有结构化LDPC码相比,所给出的H d矩阵的结构化紧凑表示阵列的独特优势在于:可使H d矩阵中每个1元素的位置坐标均能用数学表达式计算得到,不仅极大地降低了随机奇偶校验矩阵对存储资源的消耗,而且还为LDPC编解码器的低复杂度硬件实现提供了可能性。与现有工业标准中的LDPC码相比,所提出的IRA-LDPC码在误码率与信噪比的仿真性能方面也占有优势。 展开更多

关键词 不规则重复积累码(IRA码) 低密度奇偶校验码(ldpc码) 奇偶校验矩阵 整数模”剩余类 整数模n循环群 ’

在线阅读 下载PDF 职称材料

基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现 被引量：4

16

作者 范光荣 王华 +1 位作者 夏添琦 匡镜明 《北京理工大学学报》 EI CAS CSCD 北大核心 2008年第9期813-816,821,共5页

针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构.该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗.在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍.在... 针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构.该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗.在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍.在现场可编程门阵列(FPGA)XC4 VLX25-10 SF363上实现了两路并行的多码率LDPC编码器.经实验测试表明,编码器工作稳定,处理速率高达328 Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码. 展开更多

关键词 DVB-S2标准 低密度奇偶校验(ldpc)码 编码器 现场可编程门阵列(FPGA)

在线阅读 下载PDF 职称材料

不同置换矩阵对基于分块H矩阵的LDPC码性能的影响 被引量：5

17

作者 彭立 朱光喜 《计算机学报》 EI CSCD 北大核心 2008年第5期783-792,共10页

研究了三种结构的循环移位置换矩阵,分别称为定义在GF(2)有限域上的I矩阵、D矩阵和Q矩阵,讨论了这些置换矩阵的结构特征和性质,主要研究了D和Q矩阵对基于单位矩阵I的规则QC-LDPC码和IEEE802.16e标准草案中推荐的不规则QC-LDPC码性能的改... 研究了三种结构的循环移位置换矩阵,分别称为定义在GF(2)有限域上的I矩阵、D矩阵和Q矩阵,讨论了这些置换矩阵的结构特征和性质,主要研究了D和Q矩阵对基于单位矩阵I的规则QC-LDPC码和IEEE802.16e标准草案中推荐的不规则QC-LDPC码性能的改进.该文的另一个贡献是以Q矩阵为分块矩阵,构造了S-LDPC码新码族.S-LDPC码在性能和编码计算复杂度方面都略优于IEEE标准中的不规则QC-LDPC码. 展开更多

关键词 低密度奇偶校验码(ldpc码) 编码算法 奇偶校验矩阵 循环移位置换矩阵 递归编码器

在线阅读 下载PDF 职称材料

应用循环移位矩阵设计LDPC码译码器 被引量：3

18

作者 管武 董明科 项海格 《应用科学学报》 CAS CSCD 北大核心 2009年第2期117-123,共7页

通过对DVB-S2和WiMAX等标准中的实用LDPC码的分析,导出了其共同的基于循环移位矩阵的校验阵结构;设计了一种基于循环移位矩阵的LDPC码译码器,该译码器拥有每行块(列块)逐块、逐行块(列块)的半并行译码机制、通用的外信息存储单元和串行... 通过对DVB-S2和WiMAX等标准中的实用LDPC码的分析,导出了其共同的基于循环移位矩阵的校验阵结构;设计了一种基于循环移位矩阵的LDPC码译码器,该译码器拥有每行块(列块)逐块、逐行块(列块)的半并行译码机制、通用的外信息存储单元和串行运算单元,可以用相同的结构实现不同码率的各种LDPC码.采用该结构在Altera EP2S60芯片上实现了码长为8064、比特码率为7/8,6/8,5/8,4/8,3/8这5个码率的多码率LDPC码译码器.测试结果表明,译码器的有效符号速率达到80 Mbit/s. 展开更多

关键词 低密度奇偶校验码(ldpc码) 译码器 循环移位矩阵

在线阅读 下载PDF 职称材料

一种基于伪循环MDS码的准循环LDPC码构造方法 被引量：4

19

作者 章坚武 颜欢 包建荣 《电子与信息学报》 EI CSCD 北大核心 2012年第2期410-415,共6页

该文提出了一种利用两个信息符号的伪循环最大距离可分(MDS)码,构造围长为6的准循环低密度奇偶校验(LDPC)码的方法。在GF(q)中,它通过直接计算长为q+1的伪循环MDS码生成多项式,构造准循环LDPC码的校验矩阵。其主要利用了含两个信息符号... 该文提出了一种利用两个信息符号的伪循环最大距离可分(MDS)码,构造围长为6的准循环低密度奇偶校验(LDPC)码的方法。在GF(q)中,它通过直接计算长为q+1的伪循环MDS码生成多项式,构造准循环LDPC码的校验矩阵。其主要利用了含两个信息符号的伪循环MDS码字特殊的循环性,及任意两个码字间距离不小于q的特点,使所构造的准循环LDPC码保证无4环。仿真结果表明,基于伪循环MDS码的准循环LDPC码在高斯信道下,能获得较好的误码性能。 展开更多

关键词 准循环低密度奇偶校验(ldpc)码 伪循环最大距离可分(MDS)码 本原元 生成多项式

在线阅读 下载PDF 职称材料

LDPC码的译码算法 被引量：13

20

作者 叶芳 刘钧雷 朱琦 《南京邮电学院学报（自然科学版）》 2003年第3期65-69,共5页

介绍了LDPC(低密度奇偶校验码)码的BP算法和基于BP的简化译码算法,并在AWGN(加性白高斯噪声)环境下进行了各自的仿真。通过误码性能和译码复杂度两方面的比较表明BP算法的性能更优越,但简化算法的复杂度相对来说有大幅的下降。

关键词 ldpc码 译码算法 低密度奇偶校验码 BP算法 简化译码算法 AWGN

在线阅读 下载PDF 职称材料