期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
基于4 bit-CRC反馈网络的高速LVDS传输优化设计 被引量:3
1
作者 文丰 张宇 吴瑞华 《兵器装备工程学报》 CAS 北大核心 2019年第9期108-113,共6页
针对低压差分信号在恶劣环境中高速度、长距离传输链路中的丢数与误码问题,硬件关键电路设计采用高速LVDS芯片搭建,并增加发送端信号预加重与接收端均衡器处理;逻辑上,应用Verilog HDL构建了一种简单、实用的向前纠错反馈编解码方法,数... 针对低压差分信号在恶劣环境中高速度、长距离传输链路中的丢数与误码问题,硬件关键电路设计采用高速LVDS芯片搭建,并增加发送端信号预加重与接收端均衡器处理;逻辑上,应用Verilog HDL构建了一种简单、实用的向前纠错反馈编解码方法,数据收发端以每包数据8 KB采用4bit-CRC生成校验结果,接收端判断校验结果一致与否发送重传与非重传RS-422指令,配合收发端使用乒乓缓存,保证数据可靠高效传输。经验证,系统在长度94 m LVDS专用屏蔽双绞电缆中实现了240 Mbit/s零误码传输。 展开更多
关键词 低压差分信号传输 CRC校验 自动重传请求 零误码率
在线阅读 下载PDF
基于FPGA的喷绘机高速光纤通信系统设计与实现 被引量:2
2
作者 李冲 杨泽彬 彭虎 《机电工程》 CAS 2010年第9期49-52,共4页
为解决喷绘机打印数据实时传输问题,将以现场可编程门阵列(FPGA)和串行解串器为基础的高速光纤通信技术应用到打印数据的通讯中。系统中FPGA用于实现通讯数据的存取、8B/10B编解码和CRC校验的功能;串行解串器实现了并/串和串/并转换及... 为解决喷绘机打印数据实时传输问题,将以现场可编程门阵列(FPGA)和串行解串器为基础的高速光纤通信技术应用到打印数据的通讯中。系统中FPGA用于实现通讯数据的存取、8B/10B编解码和CRC校验的功能;串行解串器实现了并/串和串/并转换及锁相功能;光收发一体模块实现了电光转换和光电转换。该光纤通信系统在喷绘机上进行了实际打印试验,应用结果表明系统在300 Mbps通信带宽下能够稳定传输,在120小时的连续测试过程中没有出现打图错误现象。实现了高可靠性、长距离、高速数据传输的功能。 展开更多
关键词 光纤 现场可编程门阵列 低压差分信号传输 串行解串器
在线阅读 下载PDF
基于SOI CMOS工艺的LVDS驱动器设计 被引量:1
3
作者 卜山 周玉梅 +1 位作者 赵建中 刘海南 《半导体技术》 CAS CSCD 北大核心 2014年第5期326-329,334,共5页
基于绝缘体硅(SOI)0.35μm工艺实现了一款满足IEEE 1596.3和ANSI/TIA/EIA-644工业标准的低压差分信号(LVDS)驱动器芯片。全芯片分为预驱动模块、输出驱动模块、共模反馈模块、使能模块和偏置模块。提出了一种具有低输入电容输出驱动模... 基于绝缘体硅(SOI)0.35μm工艺实现了一款满足IEEE 1596.3和ANSI/TIA/EIA-644工业标准的低压差分信号(LVDS)驱动器芯片。全芯片分为预驱动模块、输出驱动模块、共模反馈模块、使能模块和偏置模块。提出了一种具有低输入电容输出驱动模块电路结构,经仿真验证可有效降低LVDS预驱动模块30%的功耗,同时降低29%的信号延时。芯片利用共模反馈机制控制输出信号的共模电平范围,通过环路补偿保证共模反馈电路的环路稳定性。芯片使用3.3 V供电电压,经Spice仿真并流片测试,输出信号共模电平1.23 V,差分输出电压347 mV,在400 Mbit/s数据传输速率下单路动态功耗为22 mW。 展开更多
关键词 低压差分信号传输(LVDS) 绝缘体硅(SOI) 共模反馈 低输入负载 环路补偿
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部