期刊文献+
共找到338篇文章
< 1 2 17 >
每页显示 20 50 100
时间数字转换(TDC)IP核设计与低功耗优化 被引量:2
1
作者 郑熠 李惠军 +2 位作者 赵守磊 朱小兰 魏丽 《电力系统及其自动化学报》 CSCD 北大核心 2010年第3期138-141,共4页
时间数字转换系统用于功耗要求严格的超声波流量测控片上系统SOC(System On a Chip)。为此,提出了基于时间数字转换技术TDC(time-to-digital coversion)和时钟计数技术相结合的架构模式,并根据集成电路功耗来源与低功耗优化思路进行了... 时间数字转换系统用于功耗要求严格的超声波流量测控片上系统SOC(System On a Chip)。为此,提出了基于时间数字转换技术TDC(time-to-digital coversion)和时钟计数技术相结合的架构模式,并根据集成电路功耗来源与低功耗优化思路进行了门控时钟、门级电路功耗优化、多阈值电压低功耗优化。优化结果表明:以多阈值电压优化架构来降低系统级功耗,其效果比门控时钟优化的效果更为明显,功耗较优化前降低约30%,能满足本系统较严格的低功耗的设计要求。 展开更多
关键词 专用集成电路 高精度 大量程 时间数字转换
在线阅读 下载PDF
应用于边缘端视觉感知系统的低功耗片上缓冲存储器
2
作者 陈漠 张静 +2 位作者 王艳蓉 麦麦提·那扎买提 乔飞 《电子与信息学报》 北大核心 2025年第9期3116-3125,共10页
视觉感知系统通过算法提取信息,但其能效受限于感知过程中数据转换与搬移的功耗开销。采用片上缓存实现边缘端系统中数据的存储与交互,通过减少对冗余信息的传输与搬运过程中的功耗,可有效降低系统的整体功耗。该研究提出了一种面向边... 视觉感知系统通过算法提取信息,但其能效受限于感知过程中数据转换与搬移的功耗开销。采用片上缓存实现边缘端系统中数据的存储与交互,通过减少对冗余信息的传输与搬运过程中的功耗,可有效降低系统的整体功耗。该研究提出了一种面向边缘计算的低功耗片上缓冲存储器(Cache)设计方案。该方案基于静态随机存取存储器(SRAM)单元,根据系统中二值神经网络层间数据量峰值,将缓存容量定制为40.5 kbit,集成在芯片内,专用于存储视觉感知系统的神经网络层间数据。针对传统单体式片上缓存功耗过高的问题,该方案采用分块式存储架构,依据二值神经网络最大池化层输出特征,将缓存阵列划分为8个独立可关断的72×72位子阵列。通过分块存储机制,数据存取过程中的动态功耗得到了有效降低。同时,该文进一步提出动态存储控制策略,利用卷积运算时层间数据量逐层递减的特性,在存取第2层卷积数据时,仅激活必要子阵列,由存储控制模块动态关闭未使用区块,实现功耗深度优化。在TSMC 180 nm CMOS工艺下仿真,结果表明时钟频率在10 MHz时,相较于单一式架构,分块式缓存在存储第1层卷积数据时,读写动态功耗降低64.97%;结合动态存储控制策略后,存储第2层卷积数据时的读写动态功耗进一步降低52.9%。该设计为边缘端视觉感知系统提供了高能效的片上存储解决方案。 展开更多
关键词 片上缓冲存储器 设计 静态随机存取存储器
在线阅读 下载PDF
基于压缩感知的多路数字音频信号低功耗采集研究
3
作者 哈筝 《现代电子技术》 北大核心 2025年第14期38-42,共5页
在多路数字音频信号采集时,每个通道都需要独立的模数转换器和信号处理电路,硬件的功耗也随之增加。针对该问题,提出一种基于压缩感知的多路数字音频信号低功耗采集方法。该方法主要设计一个多路数字音频信号采集装置,此装置接收差分电... 在多路数字音频信号采集时,每个通道都需要独立的模数转换器和信号处理电路,硬件的功耗也随之增加。针对该问题,提出一种基于压缩感知的多路数字音频信号低功耗采集方法。该方法主要设计一个多路数字音频信号采集装置,此装置接收差分电压信号,经过多路音频信号调理单元的运算放大器进行放大后,传输至使用低功耗逐次逼近寄存器型模数转换器(SAR ADC)的多路数字信号采集单元,转换为数字音频信号。同时,设计多路数字音频信号并行压缩感知模型,对多路数字音频信号进行压缩,再传输至中央控制单元,信号经以太网芯片封装后上传至上位机。上位机利用多路数字音频信号并行压缩感知模型中逆压缩感知算法,将接收到的压缩信号恢复为高质量的原始音频信号,从而实现基于低采样率的低功耗信号采集。结果表明,所提方法在采集多路音乐数字音频信号时,功耗能够保持在较低水平,均值仅为0.42 mW,与其他方法相比功耗更低。 展开更多
关键词 多路数字音频信号 采集 压缩感知理论 模数转换 采样保持电路 信号压缩 信号恢复
在线阅读 下载PDF
一种具有1~128倍可变增益放大器的低功耗Sigma⁃Delta ADC 被引量:1
4
作者 聂勇 吴旦昱 +2 位作者 王丹丹 唐朝 吴霖真 《半导体技术》 CAS 北大核心 2024年第5期476-482,共7页
为满足传感器应用的低功耗需求,设计并实现了一种低功耗Sigma⁃Delta模数转换器(ADC)芯片。该ADC采用一阶全差分开关电容Sigma⁃Delta调制器,且集成了可编程增益放大器(PGA)和Bandgap;使用1.5 bit量化结构,相较于1 bit量化结构减小了3 dB... 为满足传感器应用的低功耗需求,设计并实现了一种低功耗Sigma⁃Delta模数转换器(ADC)芯片。该ADC采用一阶全差分开关电容Sigma⁃Delta调制器,且集成了可编程增益放大器(PGA)和Bandgap;使用1.5 bit量化结构,相较于1 bit量化结构减小了3 dB的量化误差;使用优化的反馈电路,减小了电容失配引入的误差;PGA采用轨到轨的运放电路拓扑,增大了整个芯片的电压适应范围。基于180 nm CMOS工艺对该ADC进行了设计和流片。测试结果表明:该Sigma⁃Delta ADC在采样频率512 kHz、过采样率(OSR)为256时,峰值信噪谐波失真比(SNDR)和有效位数(ENOB)分别为75.29 dB和12.21 bit,芯片功耗仅为0.92 mW。芯片能在2.3~5.5 V宽电源电压范围内正常工作,可实现最大128 V/V的增益。适用于小型传感器的信号测量应用,可以满足小型传感器低功耗、高精度的需求。 展开更多
关键词 模数转换器(AdC) 全差分开关电容器 Sigma⁃delta调制器 1.5 bit量化 可编程增益放大器(PGA)
在线阅读 下载PDF
超低功耗逐次逼近寄存器型模数转换器的设计 被引量:7
5
作者 居水荣 魏天尧 朱樟明 《半导体技术》 CAS CSCD 北大核心 2015年第3期174-181,共8页
采用逐次逼近方式设计了一个12 bit的超低功耗模数转换器(ADC)。为减小整个ADC的芯片面积、功耗和误差,提高有效位数(ENOB),在整个ADC的设计过程中采用了一种改进的分段电容数模转换器(DAC)阵列结构。重点考虑了同步时序产生电路结构,... 采用逐次逼近方式设计了一个12 bit的超低功耗模数转换器(ADC)。为减小整个ADC的芯片面积、功耗和误差,提高有效位数(ENOB),在整个ADC的设计过程中采用了一种改进的分段电容数模转换器(DAC)阵列结构。重点考虑了同步时序产生电路结构,对以上两个模块的版图设计进行了精细的布局。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为72 d B,有效位数(ENOB)为11.7 bit,该ADC的芯片面积只有0.36 mm2,典型的功耗仅为40μW,微分非线性误差小到0.6 LSB、积分非线性误差只有0.63 LSB。整个ADC性能达到设计要求。 展开更多
关键词 模数转换器(AdC) 设计技术 芯片面积 有效位数(ENOB)
在线阅读 下载PDF
一种基于开关逻辑结构的低功耗SAR ADC的设计 被引量:3
6
作者 赵毅强 耿俊峰 +1 位作者 郑淑凤 高静 《天津大学学报》 EI CAS CSCD 北大核心 2010年第10期879-883,共5页
设计并实现了一款10位逐次逼近型模数转换器,该电路采用了改进型开关逻辑结构降低了开关的动作频率,提高了数模转换器的线性度,同时降低了模数转换器的功耗.仿真结果表明,该模数转换器在Chartered 0.35μm 2P4M工艺下实现了10位精度,转... 设计并实现了一款10位逐次逼近型模数转换器,该电路采用了改进型开关逻辑结构降低了开关的动作频率,提高了数模转换器的线性度,同时降低了模数转换器的功耗.仿真结果表明,该模数转换器在Chartered 0.35μm 2P4M工艺下实现了10位精度,转换速率为250 kHz,信噪比大于60 dB,功耗小于2 mW.流片后测试结果显示芯片达到设计指标要求,平均功耗为1.97 mW. 展开更多
关键词 逐次逼近型模数转换 开关逻辑
在线阅读 下载PDF
用于CMOS图像传感器的12位低功耗单斜坡模数转换器设计 被引量:9
7
作者 唐枋 唐建国 《电子学报》 EI CAS CSCD 北大核心 2013年第2期352-356,共5页
本文提出了一种应用于CMOS图像传感器中的高精度低功耗单斜坡模数转换器(single slope analog-to-digital converter)设计方案.该ADC方案由可变增益放大器、前置预放大器和动态锁存比较器组成.相比现有的设计方案,本文提出的电路在不牺... 本文提出了一种应用于CMOS图像传感器中的高精度低功耗单斜坡模数转换器(single slope analog-to-digital converter)设计方案.该ADC方案由可变增益放大器、前置预放大器和动态锁存比较器组成.相比现有的设计方案,本文提出的电路在不牺牲噪声性能的前提下,具有更低的功耗和更小的芯片面积.通过集成列并行的单斜坡模数转换器在最新设计的高精度高速CMOS图像传感器设计中,实验结果证明了设计的有效性. 展开更多
关键词 单斜坡模数转换 CMOS图像传感器 噪声
在线阅读 下载PDF
一种采用时域比较器的低功耗逐次逼近型模数转换器的设计 被引量:4
8
作者 张蕾 杨晨晨 王兴华 《北京理工大学学报》 EI CAS CSCD 北大核心 2020年第5期526-530,共5页
基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器(successive approximation register analog-to-digital convertor,SAR ADC).与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时... 基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器(successive approximation register analog-to-digital convertor,SAR ADC).与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时间信号,并通过鉴相器鉴别相位差而得到比较器结果,减小了共模偏移对比较器的影响和静态功耗.同时,电路采用部分单调式的电容阵列电压转换过程,有效减小电容阵列总电容及其功耗.仿真结果表明,在电源电压1 V,采样率308 kS/s,信号幅度0.9 V的情况下,有效位数(ENOB)为9.45 bits,功耗为13.48μW. 展开更多
关键词 逐次逼近模数转换 模数转换器时域比较器
在线阅读 下载PDF
高效率、低功耗直流电压转换器芯片的设计与实现 被引量:2
9
作者 王菁 梁斌 +2 位作者 胡清琮 陈东坡 何乐年 《江南大学学报(自然科学版)》 CAS 2008年第3期281-286,共6页
提出了一种基于脉冲宽度调制(PWM)和脉冲频率调制(PFM)模式的高效率、低功耗直流电压转换器的设计方法.电路在负载电流大于60 mA时采用开关频率1 MHz的PWM工作模式,在负载电流小于60 mA时采用开关频率降低的PFM工作模式,实现了在0~... 提出了一种基于脉冲宽度调制(PWM)和脉冲频率调制(PFM)模式的高效率、低功耗直流电压转换器的设计方法.电路在负载电流大于60 mA时采用开关频率1 MHz的PWM工作模式,在负载电流小于60 mA时采用开关频率降低的PFM工作模式,实现了在0~250 mA负载电流变化范围内的高转换效率.当输出电压达到预计输出电压的102%时,电路自动进入待机状态,使得静态工作电流降低.芯片采用CSMC公司的0.5μm CMOS混合信号模型设计和流片.测试结果表明:该电路可实现PWM和PFM模式供电以及两种模式之间的平稳过渡,具有较好的负载和线路电压调整,其输出电压的误差小于±2%,最大静态工作电流小于15μA,最大转换效率达92.6%. 展开更多
关键词 直流电压转换 脉冲宽度调制 脉冲频率调制 高效率
在线阅读 下载PDF
面向SDR应用的多核DSP低功耗设计 被引量:2
10
作者 徐力 史少波 王沁 《电子科技大学学报》 EI CAS CSCD 北大核心 2012年第1期136-141,共6页
多核DSP已成为软件无线电技术(SDR)的重要组成部分,主要负责通信系统中的基带数字信号处理。通信系统对于功耗有严格要求,使得面向软件无线电应用的多核DSP低功耗研究变得越来越重要。根据基带数字信号的处理特点,设计了基于数据和任务... 多核DSP已成为软件无线电技术(SDR)的重要组成部分,主要负责通信系统中的基带数字信号处理。通信系统对于功耗有严格要求,使得面向软件无线电应用的多核DSP低功耗研究变得越来越重要。根据基带数字信号的处理特点,设计了基于数据和任务驱动门控时钟的特殊指令及相关硬件功能部件。多核DSP通过执行特殊指令调用时钟控制单元,适时开启和关闭DSP核,从而降低多核DSP的功耗。针对目标多核DSP的实验表明,采用该设计方法能有效地降低多核DSP的平均功耗。 展开更多
关键词 数据驱动 门控时钟 设计 多核dSP 软件无线电 任务驱动
在线阅读 下载PDF
一种基于分段电容的低功耗SARADC设计 被引量:1
11
作者 安胜彪 张琳 +2 位作者 王保柱 王书海 杨瑞霞 《天津大学学报(自然科学与工程技术版)》 EI CSCD 北大核心 2017年第8期850-855,共6页
针对当前物联网技术对功耗的严格要求,设计了一种基于分段电容的低功耗SAR ADC电路.电路通过使用分离电容阵列来降低整个CDAC所需要的单位电容数和ADC的功耗.同时采用了分离电容校正技术来降低整体CDAC的非线性和失调校正技术来降低比... 针对当前物联网技术对功耗的严格要求,设计了一种基于分段电容的低功耗SAR ADC电路.电路通过使用分离电容阵列来降低整个CDAC所需要的单位电容数和ADC的功耗.同时采用了分离电容校正技术来降低整体CDAC的非线性和失调校正技术来降低比较器电路的失调.在0.18,mm CMOS工艺下完成了一款10-bit 10-Msample/s的电路原型设计及相应的版图设计和验证工作,带有PAD的芯片整体面积为1,2mm.芯片后仿真结果表明:该转换器在校正情况下,4.89,MHz输入信号频率下信号噪声谐波比(SFDR)为61.43,dB,比不校正提高了54%,;有效位数达到9.90,bit,比不校正提高了3.7,bit;在1.8,V电源电压下功耗仅为255.61,mW. 展开更多
关键词 逐次逼近型模数转换 失配校正 失调校正
在线阅读 下载PDF
低功耗动态三值CMOS D触发器设计 被引量:2
12
作者 胡晓慧 沈继忠 周威 《浙江大学学报(理学版)》 CAS CSCD 北大核心 2007年第3期304-306,310,共4页
低功耗设计在当前超大规模集成电路中越来越重要.本文以一种没有直流功耗,具有完全电压摆幅的低功耗动态CMOS三值反相器作为基础,结合简单三值差分逻辑(STDL)的结构,设计了一种低功耗动态三值CMOS D触发器.该触发器能很好地实现动态D触... 低功耗设计在当前超大规模集成电路中越来越重要.本文以一种没有直流功耗,具有完全电压摆幅的低功耗动态CMOS三值反相器作为基础,结合简单三值差分逻辑(STDL)的结构,设计了一种低功耗动态三值CMOS D触发器.该触发器能很好地实现动态D触发器的逻辑功能,并且具有结构简单、芯片面积小、时钟简单等优点.Pspice模拟表明所设计的触发器还具有速度快、功耗低的优点,它比二值动态TSPCL D触发器节省近35%的能耗. 展开更多
关键词 动态三值反相器 差分逻辑 动态三值CMOS d触发器
在线阅读 下载PDF
低功耗异步LDPC解码器运算通路设计 被引量:1
13
作者 姜小波 叶德盛 +1 位作者 吴文涛 徐向民 《电子学报》 EI CAS CSCD 北大核心 2013年第4期685-689,共5页
本文设计了异步LDPC解码器运算通路,利用异步电路减少信号到达时间不一致引起的毛刺和时钟引起的功耗.利用输入数据的统计特性设计了运算通路中的主要运算单元,减少了冗余运算.本文还实现了同步运算通路和基于门控时钟的运算通路作为比... 本文设计了异步LDPC解码器运算通路,利用异步电路减少信号到达时间不一致引起的毛刺和时钟引起的功耗.利用输入数据的统计特性设计了运算通路中的主要运算单元,减少了冗余运算.本文还实现了同步运算通路和基于门控时钟的运算通路作为比较.三种设计采用相近的架构,在0.18μmCMOS工艺下实现相同的功能.仿真结果表明,提出的异步设计功耗最小,相比于同步设计和基于门控时钟设计,分别节省了42.0%和32.6%的功耗.虽然性能稍逊于同步设计,但优于门控时钟设计.其中,同步设计的延时是1.09ns,基于门控时钟的设计延时是1.61ns,而异步设计则是1.20ns. 展开更多
关键词 LdPC码 异步设计 比较器 加法器
在线阅读 下载PDF
用于触摸屏控制电路的低功耗模数转换器设计 被引量:1
14
作者 胡云峰 邓春健 李斌 《液晶与显示》 CAS CSCD 北大核心 2017年第8期622-627,共6页
为了降低触摸屏控制电路的功耗,本文提出了一种低功耗逐次逼近型模数转换器(SAR ADC)。对该SAR ADC所采用的电容阵列数模转换器(DAC)、比较器和逐次逼近寄存器等进行了研究与设计。首先,基于两级并串耦合电容设计电容阵列DAC结构,并设... 为了降低触摸屏控制电路的功耗,本文提出了一种低功耗逐次逼近型模数转换器(SAR ADC)。对该SAR ADC所采用的电容阵列数模转换器(DAC)、比较器和逐次逼近寄存器等进行了研究与设计。首先,基于两级并串耦合电容设计电容阵列DAC结构,并设计配套的参考电平转换方案。接着,设计两级全动态比较器,并分析比较器的工作原理。然后,基于动态逻辑设计低功耗低误码逐次逼近寄存器。最后,基于180nm CMOS工艺,在1V电源电压,200kHz采样频率和96.243kHz输入频率条件下对SAR ADC进行了仿真。仿真结果表明:积分非线性误差(INL)和微分非线性误差(DNL)分别为0.222/-0.203LSB和0.231/-0.184LSB,无杂散动态范围(SFDR)为76.56dB,信噪失真比(SNDR)为61.50dB,有效位(ENOB)为9.92位,功耗为0.464μW,品质因素(FOM)值为2.4fJ/Conv.-step。本文设计的低功耗SAR ADC满足触摸屏控制电路应用要求。 展开更多
关键词 触摸屏 逐次逼近型模数转换
在线阅读 下载PDF
低电压低功耗音频Σ-ΔADC调制器设计 被引量:1
15
作者 张涛 何鹏 刘劲 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2021年第8期125-132,共8页
针对应用于音频设备中的Σ-ΔADC,提出一款改进的Σ-ΔADC调制器.该调制器结构改进传统调制器的结构并对调制器系数进行优化,克服传统Σ-ΔADC调制器结构的缺点,同时对调制器中的两个关键电路即OTA放大器和比较器也进行优化,极大改善了... 针对应用于音频设备中的Σ-ΔADC,提出一款改进的Σ-ΔADC调制器.该调制器结构改进传统调制器的结构并对调制器系数进行优化,克服传统Σ-ΔADC调制器结构的缺点,同时对调制器中的两个关键电路即OTA放大器和比较器也进行优化,极大改善了OTA放大器和比较器性能.改进后的调制器具有低电压、低功耗、高精度和较好的鲁棒性的特点.该调制器采用1.2 V低电压供电,过采样比(OSR)为128,采样频率为6.144 MHz,信号带宽为20 kHz.基于SMIC0.11μm的工艺下,完成了Σ-ΔADC调制器的版图设计,并最终流片成功.芯片流片后的成测结果表明,调制器的信噪比达到102.4 dB,有效位达到16.7 bit,调制器的整体功耗仅1.17 mW左右,整个调制器的版图的面积仅为0.122 mm2左右.调制器的成测性能指标表明,该调制器是音频芯片中Σ-ΔADC电路的良好选择. 展开更多
关键词 模数转换 Σ-Δ调制器 电压
在线阅读 下载PDF
基于RFID传感器网络节点低功耗设计研究 被引量:3
16
作者 孙四通 杨雯 《电子测量技术》 2020年第20期171-177,共7页
针对现有传感器网络节点低功耗设计很难从系统角度提供整体设计方案的问题,提出节点在软硬件方面的设计策略。通过对集成电路和外围电路的研究,提出了可供广泛使用的低功耗布局和设计思想,采用外设按键发送节点身份信息的方法解决节点... 针对现有传感器网络节点低功耗设计很难从系统角度提供整体设计方案的问题,提出节点在软硬件方面的设计策略。通过对集成电路和外围电路的研究,提出了可供广泛使用的低功耗布局和设计思想,采用外设按键发送节点身份信息的方法解决节点和位置点间对应关系的问题。在此基础上,通过对通讯模式、发送周期及次数和睡眠模式等软件设计方面的研究,提出适用于不同工程需求的软件低功耗运行策略。最后,设计并实现安全带插拔状态监控的低功耗系统,对此系统进行联调实验,提出系统使用节点的耗电模型并预测其使用时限,最长时限约为4.81年,满足系统对有源RFID节点一次满电的寿命要求。 展开更多
关键词 有源RFId 传感器网络节点 身份注册 状态传感 软件设计策略 寿命预测
在线阅读 下载PDF
MIMO-OFDM系统中低功耗FFT/IFFT处理器设计 被引量:1
17
作者 施隆照 郭冀闽 《计算机工程》 CAS CSCD 北大核心 2016年第7期16-21,共6页
针对IEEE 802.11ac多输入多输出(MIMO)正交频分复用(OFDM)系统,设计一种支持8组128点数据并行处理的低功耗FFT/IFFT处理器,利用RAM实现对输入和输出数据的顺序调整,使得处理器可以与MIMO-OFDM系统中其他模块直接进行数据通信。该处理器... 针对IEEE 802.11ac多输入多输出(MIMO)正交频分复用(OFDM)系统,设计一种支持8组128点数据并行处理的低功耗FFT/IFFT处理器,利用RAM实现对输入和输出数据的顺序调整,使得处理器可以与MIMO-OFDM系统中其他模块直接进行数据通信。该处理器通过Verilog语言实现,采用TSMC 65 nm工艺库进行逻辑综合,结果表明其在0.9 V,125℃的工艺库最差工作条件下可达到100 MHz工作频率,与利用寄存器延时单元实现输入和输出数据顺序调整的FFT/IFFT处理器相比,总的门数减少了32.98%,功耗降低了79.4%。 展开更多
关键词 IEEE 802.11ac协议 快速傅里叶变换 多输入多输出 正交频分复用 混合基多通道延时转换结构
在线阅读 下载PDF
基于多阈值技术的低功耗D触发器设计
18
作者 张慧熙 沈继忠 顾晓燕 《浙江大学学报(理学版)》 CAS CSCD 北大核心 2005年第2期165-168,共4页
目前CMOS电路中,漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理,电路的关键路径采用低阈值晶体管,以保证电路的性能;非关键路径采用高阈值晶体管,以降低电路的漏电... 目前CMOS电路中,漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理,电路的关键路径采用低阈值晶体管,以保证电路的性能;非关键路径采用高阈值晶体管,以降低电路的漏电流功耗.对于触发器来说,其对时钟的响应部分是一个关键路径,而对信号的响应部分是非关键路径.本文据此设计了一种新型低功耗D触发器——多阈值与非门保持型D触发器.该电路结构简单,降低了电路漏电流功耗,并且当输入保持不变时,时钟信号不作用于内部结点,使内部结点电压保持不变,这进一步降低了电路的功耗.模拟结果表明所设计的D触发器跟传统的D触发器相比,可节省近2 5 展开更多
关键词 CMOS 多阈值 漏电流 d触发器
在线阅读 下载PDF
CMOS有源像素传感器列级低功耗自清零ADC的设计
19
作者 李琰 姜来 +1 位作者 李蓁 纪震 《数据采集与处理》 CSCD 北大核心 2009年第3期357-361,共5页
设计了一个可以集成在CMOS有源像素传感器列信号处理电路中的5位逐次逼近型模数转换器。在系统的内部实现了相关双次采样电路,有效地抑制了固定噪声。前端采样器与ADC并行工作,避免了并行延时,显著地提高了信号转换速度,采样率达到了4 M... 设计了一个可以集成在CMOS有源像素传感器列信号处理电路中的5位逐次逼近型模数转换器。在系统的内部实现了相关双次采样电路,有效地抑制了固定噪声。前端采样器与ADC并行工作,避免了并行延时,显著地提高了信号转换速度,采样率达到了4 MS/s。连续采集数据时可以根据输入信号的大小自动决定工作与否,大大地降低了系统功耗。工作时模拟部分的功耗小于300μW。采用0.35μm CMOS工艺设计,系统的整体大小仅为25μm×1mm。 展开更多
关键词 CMOS有源像素传感器 逐次逼近型模数转换 相关双次采样
在线阅读 下载PDF
基于RFID的低功耗邮件识别系统设计
20
作者 郭鹏 张海燕 +1 位作者 赵宝柱 刘振永 《计算机工程》 CAS CSCD 2013年第9期289-292,共4页
为方便速递企业进行邮件处理,提出一种基于无线射频识别的低功耗邮件信息识别系统。针对标签碰撞问题设计防碰撞算法,从元器件、电源及软件等方面进行低功耗设计,给出算法流程并进行仿真。实验结果表明,提出的防碰撞算法在识别效率、通... 为方便速递企业进行邮件处理,提出一种基于无线射频识别的低功耗邮件信息识别系统。针对标签碰撞问题设计防碰撞算法,从元器件、电源及软件等方面进行低功耗设计,给出算法流程并进行仿真。实验结果表明,提出的防碰撞算法在识别效率、通信复杂度等方面较传统算法有明显改善。该系统可实现对邮件信息的快速采集,以及邮件管理的实时化和可视化。 展开更多
关键词 无线射频识别 曼彻斯特编码 防碰撞算法 设计 通信复杂度
在线阅读 下载PDF
上一页 1 2 17 下一页 到第
使用帮助 返回顶部