期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
单晶金刚石异质外延生长过程中的位错行为及其控制工艺研究进展 被引量:2
1
作者 王伟华 王杨 +4 位作者 舒国阳 房诗舒 韩杰才 代兵 朱嘉琦 《新型炭材料》 SCIE EI CAS CSCD 北大核心 2021年第6期1034-1048,共15页
位错是异质外延单晶金刚石合成过程中的重要线缺陷,而降低位错密度是金刚石在电子器件领域上应用的显著挑战。本文以降低Ir衬底上异质外延金刚石膜中位错密度为目标,首先对该过程中的位错产生、类型、表征等进行阐释,然后从理论与工艺... 位错是异质外延单晶金刚石合成过程中的重要线缺陷,而降低位错密度是金刚石在电子器件领域上应用的显著挑战。本文以降低Ir衬底上异质外延金刚石膜中位错密度为目标,首先对该过程中的位错产生、类型、表征等进行阐释,然后从理论与工艺相结合的角度总结了加剧位错反应(增加外延层厚度,偏轴衬底生长)、除去已有位错(横向外延过度生长,悬挂-横向外延生长,图形化形核生长)及其他方法(三维生长法、金属辅助终止法、采用金字塔型衬底法)在降低金刚石位错密度方面的最新进展,随后结合经典的大失配异质外延半导体体系降低位错的理论,提出了衬底图形化技术、超晶格缓冲层技术和柔性衬底技术等可通过抑制引入位错来进一步降低位错密度的研究方向,最后对本领域的发展现状和未来展望进行了总结。 展开更多
关键词 单晶金刚石 异质外延 位错控制 横向外延过度生长 衬底图形化
在线阅读 下载PDF
Si衬底上Ge外延薄膜与器件研究进展
2
作者 刘鹏浩 江弘胜 +4 位作者 张明丹 张晓琴 陈胜 王文樑 李国强 《半导体技术》 CAS 北大核心 2021年第11期825-832,共8页
随着Si基器件发展遇到瓶颈,具有更优异性能且与Si基CMOS工艺良好兼容的Ge基器件展现出了应用于集成电子与光电子领域的广阔前景。然而,Si基Ge器件性能会受制于Si与Ge之间较大的晶格失配所产生的高密度位错。因此,控制Si衬底上Ge外延薄... 随着Si基器件发展遇到瓶颈,具有更优异性能且与Si基CMOS工艺良好兼容的Ge基器件展现出了应用于集成电子与光电子领域的广阔前景。然而,Si基Ge器件性能会受制于Si与Ge之间较大的晶格失配所产生的高密度位错。因此,控制Si衬底上Ge外延薄膜的位错密度成为高性能Ge器件制备的研究重点。文章着重介绍了插入层、低温成核层和选区外延生长技术3种Si衬底上Ge外延薄膜位错控制技术的基本原理及研究进展,讨论了Si基Ge器件的最新研究进展,并展望了Si基Ge薄膜生长和器件制备的发展前景。 展开更多
关键词 Si基集成 Si基Ge薄膜 异质外延 位错控制 器件
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部