检索结果-维普期刊中文期刊服务平台

并行BCH伴随式计算电路的优化被引量：2: 1; 作者张亮王志功胡庆生《信号处理》 CSCD 北大核心 2010年第3期458-461,共4页; 随着通信系统的速率越来越高,对BCH译码器吞吐量的要求也不断提高。由于BCH码是串行的处理数据,在吞吐量大的应用时一般需要并行处理,但这会导致电路的复杂度显著增加。本文主要研究并行伴随式计算电路的优化。通过合并输入端的常量乘法... 展开更多; 关键词伴随式计算电路并行处理 BCH码; 在线阅读下载PDF 职称材料

基于移位多项式基优化并行RS伴随式计算电路的方法被引量：1: 2; 作者张亮王志功胡庆生《高技术通讯》 EI CAS CSCD 北大核心 2010年第12期1274-1280,共7页; 研究了RS译码器的并行伴随式计算电路的结构优化,分别推导了并行度能整除和不能整除码长时的并行伴随式计算的表达式,并设计了相应的电路。针对并行实现会增加电路复杂度的问题,通过适当的变换,采用移位多项式基的方法,设计了低复杂度... 展开更多; 关键词里德-所罗门(RS)译码器并行伴随式计算电路移位多项式基低复杂度结构; 在线阅读下载PDF 职称材料

高速并行BCH译码器的VLSI设计被引量：2: 3; 作者金婕于敦山《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2009年第2期233-237,共5页; 提出了一种用于光通信前向纠错码译码的高速并行二进制BCH(Bose-Chaudhuri-Hocquenheim)译码器的电路结构。同时提出了一种新颖的伴随式并行计算的结构,该结构面积小速度快。针对纠错位数为3的情况,基于直接求解的判决树算法,推导出一... 展开更多; 关键词并行BCH译码器判决树并行伴随式计算错误位置多项式; 在线阅读下载PDF 职称材料

基于DVB-S2标准的可配置并行BCH编/译码器研究与设计: 4; 作者廖世文沈炜《现代电子技术》北大核心 2015年第23期68-70,75,共4页; 针对DVB-S2标准中BCH码的特殊性,对超长码字下的BCH编/译码器的参数配置方法和并行实现结构进行了深入研究。以第二代数字视频广播标准DVB-S2中BCH码的应用特点为需求,以较小的硬件资源实现了一种21种码字参数可配置的并行BCH编/译码器... 展开更多; 关键词 DVB-S2 二进制BCH码伴随式计算钱搜索; 在线阅读下载PDF 职称材料

题名并行BCH伴随式计算电路的优化被引量：2: 1; 作者张亮王志功胡庆生; 机构射频与光电集成电路研究所东南大学; 出处《信号处理》 CSCD 北大核心 2010年第3期458-461,共4页; 文摘随着通信系统的速率越来越高,对BCH译码器吞吐量的要求也不断提高。由于BCH码是串行的处理数据,在吞吐量大的应用时一般需要并行处理,但这会导致电路的复杂度显著增加。本文主要研究并行伴随式计算电路的优化。通过合并输入端的常量乘法器,得到改进的并行伴随式结构。该结构克服了传统方法只能对局部的乘法器进行优化的缺点,可以对全部乘法器进行优化,从而有效的减少逻辑资源。实验结果表明,对于并行度为64的BCH(2040,1952)译码器,本文的优化结构可以节省67%的逻辑资源,而且在并行度、纠错能力和码长变化时,仍然可以获得较好的优化结果。; 关键词伴随式计算电路并行处理 BCH码; Keywords Bose-Chaudhuri-Hochquenghem （BCH） codes parallel processing syndrome computation; 分类号 TN492 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名基于移位多项式基优化并行RS伴随式计算电路的方法被引量：1: 2; 作者张亮王志功胡庆生; 机构东南大学射频与光电集成电路研究所; 出处《高技术通讯》 EI CAS CSCD 北大核心 2010年第12期1274-1280,共7页; 基金 863计划(2006AA01Z284)资助项目; 文摘研究了RS译码器的并行伴随式计算电路的结构优化,分别推导了并行度能整除和不能整除码长时的并行伴随式计算的表达式,并设计了相应的电路。针对并行实现会增加电路复杂度的问题,通过适当的变换,采用移位多项式基的方法,设计了低复杂度的并行伴随式计算改进电路。改进结构不仅降低了电路中有限域加法器的复杂度,并且通过将原有的多个小规模有限域乘法器简化为一个较大规模的乘法器,使得乘法器的复杂度也在很大程度上得到了降低。对并行度为8的RS(2040,2024)和RS(255,239)译码器的实验研究表明,上述的结构实现方法可比迭代匹配算法(IMA)节省约30%的资源,当并行度为64时,资源节省可达到50%。; 关键词里德-所罗门(RS)译码器并行伴随式计算电路移位多项式基低复杂度结构; Keywords Reed-Solomon （RS） decoder, parallel syndrome computation, shifted polynomial basis, low-cost architecture; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名高速并行BCH译码器的VLSI设计被引量：2: 3; 作者金婕于敦山; 机构北京大学信息科学技术学院微电子系; 出处《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2009年第2期233-237,共5页; 文摘提出了一种用于光通信前向纠错码译码的高速并行二进制BCH(Bose-Chaudhuri-Hocquenheim)译码器的电路结构。同时提出了一种新颖的伴随式并行计算的结构,该结构面积小速度快。针对纠错位数为3的情况,基于直接求解的判决树算法,推导出一组易于硬件实现的无除法的错误位置判决多项式,该推导方法可用于纠错位数少于5的情况。基于提出的并行结构,在SIMC0.18μm的标准CMOS工艺下,实现了8位并行处理(4359,4320)BCH的译码器,结果表明在面积为0.31mm2时,时钟频率可以达到248MHz,是串行译码器数据吞吐量的8倍,而面积不到串行译码器的2倍。; 关键词并行BCH译码器判决树并行伴随式计算错误位置多项式; Keywords parallel BCH decoder decision tree parallel computation of syndrome error loeator polynomial; 分类号 TN764 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名基于DVB-S2标准的可配置并行BCH编/译码器研究与设计: 4; 作者廖世文沈炜; 机构广州海格通信集团股份有限公司; 出处《现代电子技术》北大核心 2015年第23期68-70,75,共4页; 文摘针对DVB-S2标准中BCH码的特殊性,对超长码字下的BCH编/译码器的参数配置方法和并行实现结构进行了深入研究。以第二代数字视频广播标准DVB-S2中BCH码的应用特点为需求,以较小的硬件资源实现了一种21种码字参数可配置的并行BCH编/译码器。设计的BCH编/译码器具有较高的数据吞吐率,能够满足DVB-S2各种应用需求。; 关键词 DVB-S2 二进制BCH码伴随式计算钱搜索; Keywords DVB-S2 binary BCH code syndrome calculation Chien search; 分类号 TN939.13 [电子电信—信号与信息处理]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	并行BCH伴随式计算电路的优化	张亮王志功胡庆生	《信号处理》 CSCD 北大核心	2010	2	在线阅读下载PDF 职称材料
2	基于移位多项式基优化并行RS伴随式计算电路的方法	张亮王志功胡庆生	《高技术通讯》 EI CAS CSCD 北大核心	2010	1	在线阅读下载PDF 职称材料
3	高速并行BCH译码器的VLSI设计	金婕于敦山	《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心	2009	2	在线阅读下载PDF 职称材料
4	基于DVB-S2标准的可配置并行BCH编/译码器研究与设计	廖世文沈炜	《现代电子技术》北大核心	2015	0	在线阅读下载PDF 职称材料