期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于SiGe BiCMOS工艺的25 Gbit/s跨阻放大器设计
被引量：
2
1
作者
薛喆
何进
+4 位作者
陈婷
王豪
常胜
黄启俊
许仕龙
《半导体技术》
CSCD
北大核心
2017年第12期892-895,917,共5页
采用0.25μm SiGe双极CMOS(BiCMOS)工艺设计并实现了一种传输速率为25 Gbit/s的高速跨阻前置放大器(TIA)。在寄生电容为65 fF的情况下,电路分为主放大器模块、两级差分模块和输出缓冲模块。相比传统的跨阻放大器,TIA采用Dummy形式实现...
采用0.25μm SiGe双极CMOS(BiCMOS)工艺设计并实现了一种传输速率为25 Gbit/s的高速跨阻前置放大器(TIA)。在寄生电容为65 fF的情况下,电路分为主放大器模块、两级差分模块和输出缓冲模块。相比传统的跨阻放大器,TIA采用Dummy形式实现了一种伪差分的输入,减小了共模噪声,提高了电路的稳定性;在差分级加入了电容简并技术,有效地提高了跨阻放大器的带宽;在各级之间引入了射极跟随器,减小了前后级之间的影响,改善了电路的频域特性。电路整体采用了差分结构,抑制了电源噪声和衬底噪声。仿真结果表明跨阻放大器的增益为63.6 dBΩ,带宽可达20.4 GHz,灵敏度为-18.2 dBm,最大输出电压为260 mV,功耗为82 mW。
展开更多
关键词
跨阻放大器
25
Gbit/s
伪差分输入
电容简并
SiGe双极CMOS(BiCMOS)
在线阅读
下载PDF
职称材料
题名
基于SiGe BiCMOS工艺的25 Gbit/s跨阻放大器设计
被引量：
2
1
作者
薛喆
何进
陈婷
王豪
常胜
黄启俊
许仕龙
机构
武汉大学物理科学与技术学院
中国电子科技集团公司第五十四研究所
出处
《半导体技术》
CSCD
北大核心
2017年第12期892-895,917,共5页
基金
国家自然科学基金资助项目(61774113
61574102
+3 种基金
61404094)
中央高校基本科研资助项目(2042014kf0238)
中央高校基本科研业务费专项资金(重大培育项目)资助项目(2042017gf 0052)
中国博士后科学基金资助项目(2012T50688)
文摘
采用0.25μm SiGe双极CMOS(BiCMOS)工艺设计并实现了一种传输速率为25 Gbit/s的高速跨阻前置放大器(TIA)。在寄生电容为65 fF的情况下,电路分为主放大器模块、两级差分模块和输出缓冲模块。相比传统的跨阻放大器,TIA采用Dummy形式实现了一种伪差分的输入,减小了共模噪声,提高了电路的稳定性;在差分级加入了电容简并技术,有效地提高了跨阻放大器的带宽;在各级之间引入了射极跟随器,减小了前后级之间的影响,改善了电路的频域特性。电路整体采用了差分结构,抑制了电源噪声和衬底噪声。仿真结果表明跨阻放大器的增益为63.6 dBΩ,带宽可达20.4 GHz,灵敏度为-18.2 dBm,最大输出电压为260 mV,功耗为82 mW。
关键词
跨阻放大器
25
Gbit/s
伪差分输入
电容简并
SiGe双极CMOS(BiCMOS)
Keywords
transimpedance amplifier
25 Gbit/s
pseudo-differential
capacitance degeneration
SiGe bipolar CMOS （BiCMOS）
分类号
TN433 [电子电信—微电子学与固体电子学]
TN722.71 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于SiGe BiCMOS工艺的25 Gbit/s跨阻放大器设计
薛喆
何进
陈婷
王豪
常胜
黄启俊
许仕龙
《半导体技术》
CSCD
北大核心
2017
2
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
