基于高分子电压诱导变阻膜的全PCB抗脉冲防护

1

作者 刘辉 吴丰顺 +4 位作者 武占成 龚德权 王晶 胡元伟 马浩轩 《印制电路信息》 2024年第1期21-25,共5页

随着芯片集成度的不断提高,内部互连导线间距越来越小,器件更易在静电作用下受到损害。为提高印制电路板(PCB)在实际应用中抗静电放电(ESD)和电磁脉冲(EMP)的能力,制作了一种高分子电压诱导变阻膜,将其嵌入PCB中形成脉冲吸收网络,使全... 随着芯片集成度的不断提高,内部互连导线间距越来越小,器件更易在静电作用下受到损害。为提高印制电路板(PCB)在实际应用中抗静电放电(ESD)和电磁脉冲(EMP)的能力,制作了一种高分子电压诱导变阻膜,将其嵌入PCB中形成脉冲吸收网络,使全板具备抗瞬变脉冲能力,实现对ESD和EMP的全系统防护。ESD防护实测结果表明,对比普通PCB,全抗脉冲PCB对静电脉冲有更快的响应速度和更高的释放效率;传输线脉冲(TLP)测试结果表明,采用电压诱导变阻膜的PCB中每一点都具有过电压脉冲吸收能力,电流泄放能力可达50 A以上。 展开更多

关键词 静电放电(ESD) 传输线脉冲(TLP)测试 电磁脉冲(EMP) 变阻膜

在线阅读 下载PDF 职称材料

18V LDMOS器件ESD电流非均匀分布的模拟和测试分析 被引量：2

2

作者 汪洋 周阿铖 +1 位作者 朱科翰 金湘亮 《固体电子学研究与进展》 CAS CSCD 北大核心 2012年第3期269-274,共6页

通过二维器件仿真,分析单指、多指18V nLDMOS器件在静电放电防护中电流分布的非均匀性问题。经仿真分析可知,寄生三极管的部分导通是单指器件电流分布不均匀的原因;器件的大面积特征、材料本身的不均匀性等因素导致叉指不同时触发,同时... 通过二维器件仿真,分析单指、多指18V nLDMOS器件在静电放电防护中电流分布的非均匀性问题。经仿真分析可知,寄生三极管的部分导通是单指器件电流分布不均匀的原因;器件的大面积特征、材料本身的不均匀性等因素导致叉指不同时触发,同时,由于nLDMOS各叉指基极被深N阱隔离,先被触发的叉指无法抬高未触发叉指的基极电位帮助其开启,是多指器件电流分布不均匀的原因。器件的TLP(Transmission line pulse)测试结果与仿真分析吻合,指长分别为50μm和90μm的单指器件ESD电流泄放能力分别为21mA/μm和15mA/μm;指长为50μm的单指、双指、四指和八指器件的ESD失效电流分别为1.037A、1.055A、1.937A和1.710A,不与指数成比例增大。 展开更多

关键词 静电放电防护 传输线脉冲测试 电流分布非均匀性 器件模拟

在线阅读 下载PDF 职称材料

基于双向可控硅的强鲁棒性静电防护器件 被引量：3

3

作者 张峰 刘畅 +1 位作者 黄鲁 吴宗国 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2017年第8期1676-1680,共5页

针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结... 针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结构,通过半导体工艺及器件模拟工具(TCAD)进行仿真,分析不同结构的电流密度和ESD鲁棒性差异;流片后通过传输线脉冲测试(TLP)方法测试不同结构ESD防护器件特性.仿真和测试结果表明,改进型DDSCR_N+结构在具有和传统DDSCR器件的相同的触发和维持电压前提下,二次击穿电流比传统的DDSCR结构提高了160%,ESD鲁棒性更强,适用范围更广. 展开更多

关键词 静电放电(ESD) 双向可控硅(DDSCR) TCAD仿真 传输线脉冲测试 二次击穿电流

在线阅读 下载PDF 职称材料

栅长对SOI NMOS器件ESD特性的影响 被引量：2

4

作者 恩云飞 何玉娟 +2 位作者 罗宏伟 潘金辉 肖庆中 《固体电子学研究与进展》 CAS CSCD 北大核心 2010年第3期350-352,452,共4页

采用TLP测试的方式,研究了不同栅长对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现栅长越大,维持电压VH越大,ESD二次击穿电流It2越大;其原因可能与薄硅层中的热分布有关。

关键词 静电保护 绝缘层上硅 传输线脉冲测试 栅接地n型金属-氧化物-半导体

在线阅读 下载PDF 职称材料

基于TLP建模的系统级静电放电效应仿真 被引量：3

5

作者 陈强 徐可 +1 位作者 陈真真 陈星 《强激光与粒子束》 EI CAS CSCD 北大核心 2019年第10期46-49,共4页

系统级静电放电(ESD)效应仿真可以在电子系统进行测试之前进行有效的静电放电效应防护,缩短研发周期。根据传输线脉冲测试(TLP)结果,对瞬态电压抑制(TVS)二极管和芯片引脚进行spice行为建模,结合ESD脉冲源的等效电路模型,PCB板的S参数模... 系统级静电放电(ESD)效应仿真可以在电子系统进行测试之前进行有效的静电放电效应防护,缩短研发周期。根据传输线脉冲测试(TLP)结果,对瞬态电压抑制(TVS)二极管和芯片引脚进行spice行为建模,结合ESD脉冲源的等效电路模型,PCB板的S参数模型,采用场路协同技术完成了系统级静电放电效应的仿真。针对一个典型的电子系统,在IEC 61000-4-2 ESD应力作用下,完成了一款开关芯片防护电路的仿真,并对电路进行了加工、放电测试,仿真与测试芯片引脚的电压波形吻合良好,验证了该仿真方法的有效性。 展开更多

关键词 静电放电 传输线脉冲测试 TVS二极管 SPICE模型 场路协同仿真

在线阅读 下载PDF 职称材料

0.18μm RF CMOS双向可控硅ESD防护器件的研究(英文) 被引量：2

6

作者 柯逸辰 梁海莲 +2 位作者 顾晓峰 朱兆旻 董树荣 《固体电子学研究与进展》 CAS CSCD 北大核心 2013年第3期284-288,299,共6页

基于传统双向可控硅(DDSCR)提出了两种静电放电(ESD)保护器件,可应对正、负ESD应力从而在2个方向上对电路进行保护。传统的DDSCR通过N-well与P-well之间的雪崩击穿来触发,而提出的新器件则通过嵌入的NMOS/PMOS来改变触发机制、降低触发... 基于传统双向可控硅(DDSCR)提出了两种静电放电(ESD)保护器件,可应对正、负ESD应力从而在2个方向上对电路进行保护。传统的DDSCR通过N-well与P-well之间的雪崩击穿来触发,而提出的新器件则通过嵌入的NMOS/PMOS来改变触发机制、降低触发电压。两种改进结构均在0.18μmRFCMOS下进行流片,并使用传输线脉冲测试系统进行测试。实验数据表明,这两种新器件具有低触发电压、低漏电流(～nA),抗ESD能力均超过人体模型2kV,同时具有较高的维持电压(均超过3.3V),可保证其可靠地用于1.8V、3.3V I/O端口而避免出现闩锁问题。 展开更多

关键词 静电放电 双向可控硅 传输线脉冲测试系统 人体模型

在线阅读 下载PDF 职称材料

LDMOS器件软失效分析及优化设计 被引量：1

7

作者 黄龙 梁海莲 +3 位作者 毕秀文 顾晓峰 曹华锋 董树荣 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第6期580-584,共5页

横向扩散金属氧化物半导体(LDMOS)器件在高压静电放电(ESD)防护过程中易因软失效而降低ESD鲁棒性。基于0.25μm Bipolar-CMOS-DMOS工艺分析了LDMOS器件发生软失效的物理机理,并提出了增强ESD鲁棒性的版图优化方法。首先制备了含N型轻掺... 横向扩散金属氧化物半导体(LDMOS)器件在高压静电放电(ESD)防护过程中易因软失效而降低ESD鲁棒性。基于0.25μm Bipolar-CMOS-DMOS工艺分析了LDMOS器件发生软失效的物理机理,并提出了增强ESD鲁棒性的版图优化方法。首先制备了含N型轻掺杂漏版图的LDMOS器件,传输线脉冲(TLP)测试表明,器件在ESD应力下触发后一旦回滞即发生软失效,漏电流从2.19×10-9 A缓慢增至7.70×10-8 A。接着,对LDMOS器件内部电流密度、空间电荷及电场的分布进行了仿真,通过对比发现电场诱导的体穿通是引起软失效及漏电流增大的主要原因。最后,用深注入的N阱替代N型轻掺杂漏版图制备了LDMOS器件,TLP测试和仿真结果均表明,抑制的体穿通能有效削弱软失效,使其适用于高压功率集成电路的ESD防护。 展开更多

关键词 横向扩散金属氧化物半导体 静电放电 软失效 体穿通 传输线脉冲测试

在线阅读 下载PDF 职称材料

ESD防护器件中SCR结构开启速度的优化与分析 被引量：1

8

作者 马艺珂 梁海莲 +2 位作者 顾晓峰 王鑫 刘湖云 《固体电子学研究与进展》 CAS CSCD 北大核心 2018年第2期136-140,共5页

针对静电放电(ESD)防护过程中ESD防护器件开启速度慢、易引起栅氧击穿或电路烧毁的问题,提出了一种可控硅(SCR)结构的ESD防护器件开启速度的优化方法。首先,基于0.35μm Bipolar-CMOS-DMOS(BCD)工艺制备了P^+浮空和P^+接地SCR结构器件,... 针对静电放电(ESD)防护过程中ESD防护器件开启速度慢、易引起栅氧击穿或电路烧毁的问题,提出了一种可控硅(SCR)结构的ESD防护器件开启速度的优化方法。首先,基于0.35μm Bipolar-CMOS-DMOS(BCD)工艺制备了P^+浮空和P^+接地SCR结构器件,通过分析阱间距对P^+接地SCR影响,获知当阱间距增至8.68μm时,器件开启速度快且过击穿电压低。其次,对比分析关键尺寸参数相同条件下P^+接地与P^+浮空SCR器件ESD防护性能,传输线脉冲测试结果表明,P^+浮空比P^+接地SCR开启速度更快。最后,通过进一步优化P^+浮空SCR器件特征参数,器件开启速度可提高约17.70%。TCAD仿真结果证明:与P^+接地SCR相比,P^+浮空SCR的电流密度分布较均匀,且导通时间短,有利于提高开启速度,因此P^+浮空SCR器件更适用于高速集成电路的ESD防护。 展开更多

关键词 静电放电 可控硅 传输线脉冲测试 电流密度 开启速度

在线阅读 下载PDF 职称材料

多晶硅栅对LDMOS-SCR器件ESD防护性能的影响 被引量：5

9

作者 黄龙 梁海莲 +3 位作者 顾晓峰 董树荣 毕秀文 魏志芬 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2015年第2期366-370,共5页

为了研究多晶硅栅对内嵌可控硅(SCR)的横向扩散金属氧化物半导体(LDMOS-SCR)器件静电放电(ESD)防护性能的影响,基于0.35μm Bipolar-CMOS-DMOS(BCD)工艺制备了LDMOS-SCR与SCR器件,并利用传输线脉冲测试比较它们的ESD特性.通过仿真2种器... 为了研究多晶硅栅对内嵌可控硅(SCR)的横向扩散金属氧化物半导体(LDMOS-SCR)器件静电放电(ESD)防护性能的影响,基于0.35μm Bipolar-CMOS-DMOS(BCD)工艺制备了LDMOS-SCR与SCR器件,并利用传输线脉冲测试比较它们的ESD特性.通过仿真2种器件在不同强度ESD应力下的电流密度分布,比较器件内部触发电流泄放路径的开启顺序;通过仿真2种器件在强电压回滞下的电流线和晶格温度的分布,分析因电场影响电流泄放的方式以及温度的分布而导致ESD鲁棒性的差异.仿真和测试结果表明,与SCR相比,具有多晶硅栅的LDMOS-SCR有多条导通路径且开启速度快,有更均匀的电流和电场分布;触发电压降低了12.5%,失效电流提高了27.0%,ESD鲁棒性强. 展开更多

关键词 静电放电 可控硅 横向扩散金属氧化物半导体 多晶硅栅 传输线脉冲测试

在线阅读 下载PDF 职称材料

多种栅结构SOI NMOS器件ESD特性研究 被引量：1

10

作者 何玉娟 罗宏伟 肖庆中 《固体电子学研究与进展》 CAS CSCD 北大核心 2013年第5期501-504,共4页

研究了不同栅结构对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现环源结构的SOI NMOS器件抗ESD能力最强,而环栅结构的器件抗ESD能力最弱,其原因可能与器件有缘区面积和电流分布有关。

关键词 静电保护 绝缘层上硅 传输线脉冲测试 栅接地N型金属-氧化层-半导体器件

在线阅读 下载PDF 职称材料

保护环对双向可控硅静电防护器件电容特性的影响 被引量：1

11

作者 杨帅康 汪洋 +2 位作者 苏雪冰 张玉叶 杨红娇 《电子产品世界》 2022年第6期74-78,共5页

本文研究了P型保护环对双向可控硅(DDSCR)静电防护器件寄生电容的影响。在低压工艺下制备了不带保护环的低压双向可控硅(LVDDSCR)和带保护环的低压双向可控硅(LVDDSCR_GR)器件,在高压工艺下制备了不带保护环的高压双向可控硅(HVDDSCR)... 本文研究了P型保护环对双向可控硅(DDSCR)静电防护器件寄生电容的影响。在低压工艺下制备了不带保护环的低压双向可控硅(LVDDSCR)和带保护环的低压双向可控硅(LVDDSCR_GR)器件,在高压工艺下制备了不带保护环的高压双向可控硅(HVDDSCR)和带保护环的高压双向可控硅(HVDDSCR_GR)器件。利用B1505A功率器件分析仪测试并讨论了器件的电容特性,同时利用传输线脉冲(TLP)测试仪分析了它们的静电性能。结果表明,保护环的增加对器件静电防护能力无较大影响,但在1MHz的频率下,LVDDSCR_GR的寄生电容由LVDDSCR的1135fF增加到1463fF,HVDDSCR_GR的寄生电容由HVDDSCR的810fF增加到1740fF,其根本原因是由于保护环引入了N型隔离环与P型外延层之间的寄生电容。 展开更多

关键词 双向可控硅 保护环 寄生电容 传输线脉冲测试系统

在线阅读 下载PDF 职称材料

保护环版图结构对ESD防护器件耐压能力的影响 被引量：5

12

作者 刘畅 黄鲁 张峰 《半导体技术》 CAS CSCD 北大核心 2017年第3期205-209,共5页

基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结... 基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结构为基础,按照16指、8指、4指和2指设置保护环,形成4种不同类型的版图结构。通过器件的直流仿真分析多指器件的开启情况,利用传输线脉冲测试对比不同保护环版图结构的耐压能力。仿真和测试结果表明,改进后的3类版图结构相对于普遍通用的第一类版图结构,二次击穿电流都有所提升,其中每8指设置一个保护环的版图结构二次击穿电流提升了76.36%,其单位面积的鲁棒性能也最好,为相应工艺设计最高耐压值的ESD防护器件提供了参考结构和方法。 展开更多

关键词 静电放电(ESD) 版图 保护环 多指器件非均匀开启 传输线脉冲(TLP)测试 耐压能力

在线阅读 下载PDF 职称材料

带有硅化物阻挡层的可控硅器件对维持电压的影响

13

作者 曹佩 汪洋 +3 位作者 芦俊 魏伟鹏 李婕妤 曹文苗 《电子产品世界》 2021年第9期76-79,共4页

基于0.18μm双极CMOS-DMOS(BCD)工艺,研究并实现了一种阳极和阴极两侧均加入硅化物阻挡层(SAB)的可控硅(SCR)器件,可用于高压静电放电保护(ESD)。利用二维器件仿真平台和传输线脉冲测试系统(TLP),预测和验证了SAB层对可控硅性能的影响... 基于0.18μm双极CMOS-DMOS(BCD)工艺,研究并实现了一种阳极和阴极两侧均加入硅化物阻挡层(SAB)的可控硅(SCR)器件,可用于高压静电放电保护(ESD)。利用二维器件仿真平台和传输线脉冲测试系统(TLP),预测和验证了SAB层对可控硅性能的影响。测量结果表明,在不增加器件面积的情况下,通过增加SAB层,器件的维持电压(Vh)可以从3.03 V提高到15.03 V。与传统SCR器件相比,带有SAB层的SCR器件(SCR_SAB)具有更高的维持电压。 展开更多

关键词 可控硅(SCR) 硅化物阻挡层(SAB) 仿真 传输线脉冲测试系统(TLP) 维持电压(Vh)

在线阅读 下载PDF 职称材料

双向可控硅静电防护器件中p型井对静电性能影响的研究

14

作者 张玉叶 汪洋 +2 位作者 杨帅康 苏雪冰 杨红姣 《中国集成电路》 2023年第4期36-39,72,共5页

基于0.18μm Bipolar CMOS-DMOS(BCD)工艺,研究讨论了双向可控硅静电防护器件中p型井(PW)位置对器件维持电压以及鲁棒性的静电性能影响,可用于高压静电放电(ESD)保护。利用二维器件仿真平台和传输线脉冲测试系统(TLP),预测和验证了PW的... 基于0.18μm Bipolar CMOS-DMOS(BCD)工艺,研究讨论了双向可控硅静电防护器件中p型井(PW)位置对器件维持电压以及鲁棒性的静电性能影响,可用于高压静电放电(ESD)保护。利用二维器件仿真平台和传输线脉冲测试系统(TLP),预测和验证了PW的尺寸在高压工艺下对双向对称可控硅性能的影响。测量结果表明,在不增加器件面积的情况下,通过高压对称DDSCR器件PW层次的左侧边界位置缩进,所得的DDSCR_PW器件的正向维持电压(Vh)虽然从30.15 V降低到15.63 V,反向维持电压从26.15 V降低到16.85 V,但与高压对称DDSCR器件相比,高压对称DDSCR_PW器件具有提升失效电流的优点,其正向失效电流从6.68 A增加到18.22 A,反向失效电流从7.07 A增加到9.92 A,论文阐述了产生此现象的原因。 展开更多

关键词 双向可控硅(DDSCR) 失效电流(It2) 维持电压(Vh) 传输线脉冲测试系统(TLP)

在线阅读 下载PDF 职称材料

基于RC触发NMOS器件的ESD电路设计 被引量：4

15

作者 李志国 余天宇 +2 位作者 张颖 孙磊 潘亮 《半导体技术》 CAS CSCD 北大核心 2014年第8期579-583,共5页

研究了基于电阻(R)电容(C)触发n型金属氧化物半导体(NMOS)器件的静电放电(ESD)电路参数与结构的设计,讨论了电阻电容触发结构对ESD性能的提升作用,研究了不同RC值对ESD性能的影响以及反相器结构带来的ESD性能差异,并讨论了在特定应用中... 研究了基于电阻(R)电容(C)触发n型金属氧化物半导体(NMOS)器件的静电放电(ESD)电路参数与结构的设计,讨论了电阻电容触发结构对ESD性能的提升作用,研究了不同RC值对ESD性能的影响以及反相器结构带来的ESD性能差异,并讨论了在特定应用中沟道放电器件的优势。通过一系列ESD测试电路的测试和分析,发现电阻电容触发结构可以明显提高ESD电路的保护能力,其中RC值10 ns设计的栅耦合NMOS(GCNMOS)电路具有最高的单位面积ESD保护能力,达到0.62 mA/μm2。另外对于要求触发电压特别低的应用场合,RC值1μs设计的GCNMOS电路将是最好的选择,ESD能力可以达到0.47 mA/μm2,而触发电压只有3 V。 展开更多

关键词 互补型金属氧化物半导体(CMOS)工艺 电阻电容触发NMOS 静电放电(ESD)电路 传输线脉冲(TLP)测试 热效应

在线阅读 下载PDF 职称材料