期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
数字通道传输延迟时间测量方法研究 被引量:10
1
作者 顾梦霞 《计算机工程与科学》 CSCD 北大核心 2015年第10期1825-1830,共6页
在集成电路测试领域,传输延迟时间tPD是一个非常重要的参数,其不仅反映集成电路对信号的响应速度,也是集成电路测试系统交流参数测量准确的重要影响因素。详细分析了集成电路测试系统传输延迟时间产生的原因,及其对待测器件交流参数测... 在集成电路测试领域,传输延迟时间tPD是一个非常重要的参数,其不仅反映集成电路对信号的响应速度,也是集成电路测试系统交流参数测量准确的重要影响因素。详细分析了集成电路测试系统传输延迟时间产生的原因,及其对待测器件交流参数测量结果的影响。提出了基于时域反射技术的集成电路测试系统数字通道传输延迟测量方法,并在泰瑞达J750EX集成电路测试系统上进行了实验验证。通过对实验数据的分析,表明该方法能有效测量数字通道传输延迟时间,提高集成电路测试系统交流参数测量准确度。 展开更多
关键词 传输延迟时间 时域反射测量 集成电路测试系统 数字通道
在线阅读 下载PDF
利用示波器精确测量传输线延迟时间 被引量:3
2
作者 李宪优 魏学荣 +1 位作者 于丽娟 王玲 《核电子学与探测技术》 CAS CSCD 北大核心 2010年第3期367-369,共3页
在快脉冲信号测量和传输线故障诊断中,常用到精确的传输线延迟时间。论文介绍一种用示波器精确测量传输线延迟时间的方法,并介绍了用示波器诊断传输线故障点的方法,在实际工作中得到成功应用。在遭遇"中国南方雪灾"等类似问题... 在快脉冲信号测量和传输线故障诊断中,常用到精确的传输线延迟时间。论文介绍一种用示波器精确测量传输线延迟时间的方法,并介绍了用示波器诊断传输线故障点的方法,在实际工作中得到成功应用。在遭遇"中国南方雪灾"等类似问题时,传输线故障诊断方法将对快速查找和修复电力线路、通讯电缆等有很大的帮助。 展开更多
关键词 传输线示波器延迟时间 雪灾
在线阅读 下载PDF
发动机空燃比传输特性的研究 被引量:8
3
作者 张文海 郭少平 孟嗣宗 《车用发动机》 北大核心 1997年第5期18-22,共5页
为了提高发动机的动力性、经济性和降低尾气排放,必须对发动机的空燃比(AFR)进行反馈控制,而发动机的AFR传输特性对AFR控制精度有很大影响。通过对发动机AFR传输特性及其影响因素进行分析,提出了一种标定传输延迟时间的试验方法,... 为了提高发动机的动力性、经济性和降低尾气排放,必须对发动机的空燃比(AFR)进行反馈控制,而发动机的AFR传输特性对AFR控制精度有很大影响。通过对发动机AFR传输特性及其影响因素进行分析,提出了一种标定传输延迟时间的试验方法,在此基础上利用自行开发的试验系统,对发动机的AFR传输延迟时间进行了标定。 展开更多
关键词 传输特性 传输延迟时间 汽车发动机 空燃比
在线阅读 下载PDF
基于SimEvents/Stateflow的CTCS-3级列控系统车地无线通信子系统建模与分析 被引量:8
4
作者 赵会兵 李毅 全宏宇 《中国铁道科学》 EI CAS CSCD 北大核心 2015年第4期115-121,共7页
根据CTCS-3级列控系统中无线通信子系统的分层结构和其具有随机性的特点,采用Matlab软件中SimEvents与Stateflow相结合的方式实现车地无线通信过程的建模与仿真,分析安全连接建立时间和不同长度无线应用消息传输延迟时间。结果表明:无... 根据CTCS-3级列控系统中无线通信子系统的分层结构和其具有随机性的特点,采用Matlab软件中SimEvents与Stateflow相结合的方式实现车地无线通信过程的建模与仿真,分析安全连接建立时间和不同长度无线应用消息传输延迟时间。结果表明:无线通信子系统安全连接建立时间符合《CTCS-3级列控系统GSMR网络需求规范》的要求,并且具有一定的安全余量;仿真得到不同长度的无线应用消息传输延迟时间,可为列控系统车地无线通信的实时性分析提供参考;建模方法简洁高效,模型能够较好地描述系统特性,仿真结果可为列控系统车地无线通信技术规范的完善、系统的设计与实现提供数据支持。 展开更多
关键词 列车控制系统 车地无线通信系统 安全连接建立时间 无线应用消息传输延迟时间
在线阅读 下载PDF
一种高速全加器运算单元 被引量:1
5
作者 吕虹 张海峰 《华东理工大学学报(自然科学版)》 CAS CSCD 北大核心 2004年第6期731-733,共3页
对集成芯片中一种常用单元电路——全加器,进行了结构和时延性能分析。通过运用布尔代数基本定律、定理,对全加器和函数进行全面处理,提取和函数最优化函数式。根据优化函数式,设计了高速全加器单元电路。这种电路与传统全加器单元电路... 对集成芯片中一种常用单元电路——全加器,进行了结构和时延性能分析。通过运用布尔代数基本定律、定理,对全加器和函数进行全面处理,提取和函数最优化函数式。根据优化函数式,设计了高速全加器单元电路。这种电路与传统全加器单元电路相比,不仅结构简单,有利于集成,同时,由于电路传输延迟时间小,运算速度快。 展开更多
关键词 全加器 和函数 优化函数式 单元电路 传输延迟时间
在线阅读 下载PDF
高性能CMOS全加器设计 被引量:2
6
作者 吕虹 徐慜 刘雨兰 《电子测量与仪器学报》 CSCD 2006年第5期85-88,共4页
全加器是数字信号处理器、微处理器中的重要单元,它不仅能完成加法,还能参与减法、乘法、除法等运算,所以,提高全加器性能具有重要意义。本文分析了两种普通全加器,运用布尔代数对全加器和函数、进位函数进行全面处理,提取了和函数、进... 全加器是数字信号处理器、微处理器中的重要单元,它不仅能完成加法,还能参与减法、乘法、除法等运算,所以,提高全加器性能具有重要意义。本文分析了两种普通全加器,运用布尔代数对全加器和函数、进位函数进行全面处理,提取了和函数、进位函数优化函数式。根据最优化函数式,设计了高性能CMOS管级全加器单元电路。这种CMOS全加器电路与常用CMOS全加器电路相比,电路结构简单、芯片面积小、电路传输延迟时间小、运算速度快。 展开更多
关键词 CMOS 全加器 布尔代数 优化函数式 传输延迟时间 芯片面积
在线阅读 下载PDF
对加法器CCS进位链的改进 被引量:1
7
作者 吴珂 甘学温 赵宝瑛 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2006年第3期371-374,共4页
介绍了一种对加法器CCS进位链的改进电路,并与没有进行改进的传统的CCS进位链电路进行比较。对这两种电路结构在同样的条件下用SPICE模拟。从实验结果中可以看到,4-bit的加法器单元的进位传输延迟时间缩短了34.39%,并且第4位和的传输延... 介绍了一种对加法器CCS进位链的改进电路,并与没有进行改进的传统的CCS进位链电路进行比较。对这两种电路结构在同样的条件下用SPICE模拟。从实验结果中可以看到,4-bit的加法器单元的进位传输延迟时间缩短了34.39%,并且第4位和的传输延迟时间缩短了33.95%。 展开更多
关键词 进位链 加法器 CCS CSS 传输延迟时间
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部