期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
一种高速全加器运算单元 被引量:1
1
作者 吕虹 张海峰 《华东理工大学学报(自然科学版)》 CAS CSCD 北大核心 2004年第6期731-733,共3页
对集成芯片中一种常用单元电路——全加器,进行了结构和时延性能分析。通过运用布尔代数基本定律、定理,对全加器和函数进行全面处理,提取和函数最优化函数式。根据优化函数式,设计了高速全加器单元电路。这种电路与传统全加器单元电路... 对集成芯片中一种常用单元电路——全加器,进行了结构和时延性能分析。通过运用布尔代数基本定律、定理,对全加器和函数进行全面处理,提取和函数最优化函数式。根据优化函数式,设计了高速全加器单元电路。这种电路与传统全加器单元电路相比,不仅结构简单,有利于集成,同时,由于电路传输延迟时间小,运算速度快。 展开更多
关键词 全加器 函数 优化函数式 单元电路 传输延迟时间
在线阅读 下载PDF
高性能CMOS全加器设计 被引量:2
2
作者 吕虹 徐慜 刘雨兰 《电子测量与仪器学报》 CSCD 2006年第5期85-88,共4页
全加器是数字信号处理器、微处理器中的重要单元,它不仅能完成加法,还能参与减法、乘法、除法等运算,所以,提高全加器性能具有重要意义。本文分析了两种普通全加器,运用布尔代数对全加器和函数、进位函数进行全面处理,提取了和函数、进... 全加器是数字信号处理器、微处理器中的重要单元,它不仅能完成加法,还能参与减法、乘法、除法等运算,所以,提高全加器性能具有重要意义。本文分析了两种普通全加器,运用布尔代数对全加器和函数、进位函数进行全面处理,提取了和函数、进位函数优化函数式。根据最优化函数式,设计了高性能CMOS管级全加器单元电路。这种CMOS全加器电路与常用CMOS全加器电路相比,电路结构简单、芯片面积小、电路传输延迟时间小、运算速度快。 展开更多
关键词 CMOS 全加器 布尔代数 优化函数式 传输延迟时间 芯片面积
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部